[發明專利]橋接電路、橋接電路集成裝置及硅基板

在審

• 申請號: 202310196383.3
• 申請日: 2023-02-24
• 公開（公告）號: CN116340245A
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 許榮峰;林哲民
• 申請（專利權）人: 深圳市奇普樂芯片技術有限公司
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06F13/40;G06F13/42
• 代理公司: 北京知帆遠景知識產權代理有限公司 11890
• 代理人: 喬海蓮

1.一種橋接電路，其特征在于，包括：

第一信號接口模塊、信號處理模塊、Banyan網絡模塊和第二信號接口模塊；

所述第一信號接口模塊，用于接收第一芯片的輸入信號；

所述信號處理模塊，與所述第一信號接口模塊電連接，用于接收所述輸入信號，對所述輸入信號進行處理，得到處理后的輸入信號，并通過預設通道將所述處理后的輸入信號傳輸至所述Banyan網絡模塊；

所述Banyan網絡模塊，與所述信號處理模塊電連接，用于接收所述處理后的輸入信號，并通過預設的Banyan網絡通道將所述處理后的輸入信號傳輸至所述第二信號接口模塊，其中，所述預設的Banyan網絡通道為所述Banyan網絡模塊中的一個網絡通道，用于表征所述第一芯片和第二芯片間的信號映射關系；

所述第二信號接口模塊，與所述Banyan網絡模塊電連接，用于將所述處理后的輸入信號傳輸至所述第二芯片，以實現所述第一芯片與所述第二芯片間的通信。

2.如權利要求1所述橋接電路，其特征在于，所述第一信號接口模塊包括n個第一信號接口，所述信號處理模塊包括n個信號處理電路，所述第二信號接口模塊包括n個第二信號接口，其中，n＝2^k，k為大于1的正整數；

所述n個第一信號接口與所述n個信號處理電路對應的n個輸入端電連接，其中，所述n個第一信號接口與所述n個信號處理電路對應的n個輸入端一一對應；

所述n個信號處理電路對應的n個輸出端與所述Banyan網絡模塊對應的n個輸入端電連接，其中，所述n個信號處理電路與所述Banyan網絡模塊對應的n個輸入端一一對應；

所述Banyan網絡模塊對應的n個輸出端與所述n個第二信號接口電連接，其中，所述Banyan網絡模塊對應的n個輸出端與所述n個第二信號接口一一對應。

3.如權利要求2所述橋接電路，其特征在于，所述信號處理模塊包括第一通道選擇子電路、接口預處理子電路、信號處理子電路和第二通道選擇子電路；

接口預處理子電路，與所述第一信號接口模塊電連接，用于接收所述第一信號接口模塊傳輸的所述輸入信號，并對所述輸入信號進行預處理，得的預處理后的輸入信號；

所述第一通道選擇子電路，與所述接口預處理子電路電連接，用于通過第一預設通道接收所述接口預處理子電路傳輸的預處理后的輸入信號；

所述信號處理子電路，與所述第一通道選擇子電路電連接，用于接收所述第一通道選擇子電路傳輸的預處理后的輸入信號，并對所述預處理后的輸入信號進行處理，得到處理后的輸入信號；

所述第二通道選擇子電路，與所述信號處理子電路電連接，用于通過第二預設通道接收所述處理后的輸入信號，并將所述處理后的輸入信號傳輸至所述第二信號接口模塊。

4.如權利要求3所述橋接電路，其特征在于，所述信號處理子電路包括信號中繼處理電路。

5.如權利要求3所述橋接電路，其特征在于，所述信號處理子電路包括通用信號電路、信號發送專用電路和信號接收電路中的至少一個。

6.如權利要求2所述橋接電路，其特征在于，所述Banyan網絡模塊包括k*2^k-1個開關電路，所述k*2^k-1開關電路電連接，以形成n個輸入端和n個輸出端的網絡結構。

7.如權利要求6所述橋接電路，其特征在于，所述開關電路包括Bar工作模式和Cross工作模式。

8.如權利要求3所述橋接電路，其特征在于，n個第二通道選擇子電路對應的n個輸出端與所述Banyan網絡模塊對應的n個輸入端電連接，其中，所述n個第二通道選擇子電路與所述Banyan網絡模塊對應的n個輸入端一一對應。

9.一種橋接電路集成裝置，其特征在于，所述橋接電路集成裝置包括多個權利要求1-8任一項所述的橋接電路。

10.一種硅基板，其特征在于，所述硅基板至少包括權利要求1-8任一項所述的橋接電路。