[發(fā)明專利]輸入輸出電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202310077081.4
• 申請(qǐng)日: 2023-02-08
• 公開（公告）號(hào): CN115903986B
• 公開（公告）日: 2023-05-16
• 發(fā)明（設(shè)計(jì)）人: 盧昌鵬;王建軍;朱定飛;劉華
• 申請(qǐng)（專利權(quán)）人: 上海海櫟創(chuàng)科技股份有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 上海和華啟核知識(shí)產(chǎn)權(quán)代理有限公司 31339
• 代理人: 王仙子

本發(fā)明提供一種輸入輸出電路，包括：輸入輸出端點(diǎn)；輸入控制電路，與所述輸入輸出端點(diǎn)相連接；輸出驅(qū)動(dòng)電路，與所述輸入輸出端點(diǎn)及所述輸入控制電路均相連接；調(diào)節(jié)控制電路，與所述輸出驅(qū)動(dòng)電路相連接，用于對(duì)所述輸出驅(qū)動(dòng)電路中的偏置電壓進(jìn)行調(diào)節(jié)，以減小所述輸出驅(qū)動(dòng)電路的開啟時(shí)間及對(duì)所述輸出驅(qū)動(dòng)電路輸出的壓擺率進(jìn)行控制。本發(fā)明的輸入輸出電路通過設(shè)置調(diào)節(jié)控制電路，調(diào)節(jié)控制電路可以對(duì)輸出驅(qū)動(dòng)電路中的偏置電壓進(jìn)行調(diào)節(jié)，從而減小所述輸出驅(qū)動(dòng)電路的開啟時(shí)間，減小所述輸出驅(qū)動(dòng)電路的輸出延遲，并可實(shí)現(xiàn)對(duì)所述輸出驅(qū)動(dòng)電路輸出的壓擺率進(jìn)行控制。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，特別是涉及一種輸入輸出電路。

背景技術(shù)

輸入輸出(IO,?input?output)電路是集成電路的必需模塊之一，用于與外部設(shè)備連接，從而實(shí)現(xiàn)通信、控制或數(shù)據(jù)采集的功能。它具有信號(hào)輸入、輸出的功能，并可以通過寄存器配置多種模式，例如上拉輸入、模擬輸入、推挽輸出、開漏輸出、模擬輸出等。

輸入輸出電路的設(shè)計(jì)通常需要壓擺率（slew?rate）控制，以防止EMI（Electromagnetic?Interference，電磁干擾）等問題，這需要一定的補(bǔ)償機(jī)制實(shí)現(xiàn)。然而，現(xiàn)有的輸入輸出電路仍然存在壓擺率可控性差及輸出延遲大等問題。模擬補(bǔ)償機(jī)制和數(shù)字補(bǔ)償機(jī)制都存在開啟延遲，從而導(dǎo)致輸出延遲，這種無(wú)效時(shí)間希望能夠減少。

發(fā)明內(nèi)容

本發(fā)明的目的在于，提供一種輸入輸出電路，用于解決現(xiàn)有的輸入輸出電路存在的壓擺率可控性差及輸出延遲大等問題。

為解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供一種輸入輸出電路，包括：

輸入輸出端點(diǎn)；

輸入控制電路，與所述輸入輸出端點(diǎn)相連接；

輸出驅(qū)動(dòng)電路，與所述輸入輸出端點(diǎn)及所述輸入控制電路均相連接；

調(diào)節(jié)控制電路，與所述輸出驅(qū)動(dòng)電路相連接，用于對(duì)所述輸出驅(qū)動(dòng)電路中的偏置電壓進(jìn)行調(diào)節(jié)，以減小所述輸出驅(qū)動(dòng)電路的開啟時(shí)間及對(duì)所述輸出驅(qū)動(dòng)電路輸出的壓擺率進(jìn)行控制。

可選地，所述輸出驅(qū)動(dòng)電路包括：

第一PMOS管，所述第一PMOS管的源極與電源電壓相連接，所述第一PMOS管的漏極與所述輸入輸出端點(diǎn)及所述輸入控制電路均相連接；

第一開關(guān)，包括第一端、第二端及控制端；所述第一開關(guān)的第一端與所述第一PMOS管的柵極相連接，所述第一開關(guān)的第二端與所述調(diào)節(jié)控制電路的第一端相連接，所述第一開關(guān)的控制端與第一模式控制信號(hào)相連接，所述第一開關(guān)在所述第一模式控制信號(hào)為高電平時(shí)閉合，并在所述第一模式控制信號(hào)為低電平時(shí)斷開；

第二開關(guān)，包括第一端、第二端及控制端，所述第二開關(guān)的第一端與所述第一PMOS管的柵極相連接，所述第二開關(guān)的第二端與所述調(diào)節(jié)控制電路的第二端相連接，所述第二開關(guān)的控制端與第二模式控制信號(hào)相連接，所述第二開關(guān)在所述第二模式控制信號(hào)為高電平時(shí)閉合，并在所述第二模式控制信號(hào)為低電平時(shí)斷開；

第一NMOS管，所述第一NMOS管的源極接地，所述第一NMOS管的漏極與所述輸入輸出端點(diǎn)及所述輸入控制電路均相連接；

第三開關(guān)，包括第一端、第二端及控制端；所述第三開關(guān)的第一端與所述第一NMOS管的柵極相連接，所述第三開關(guān)的第二端與所述調(diào)節(jié)控制電路的第三端相連接，所述第三開關(guān)的控制端與第二模式控制信號(hào)相連接，所述第三開關(guān)在所述第二模式控制信號(hào)為高電平時(shí)閉合，并在所述第二模式控制信號(hào)為低電平時(shí)斷開；

第四開關(guān)，包括第一端、第二端及控制端；所述第四開關(guān)的第一端與所述第一NMOS管的柵極相連接，所述第四開關(guān)的第二端與所述調(diào)節(jié)控制電路的第四端相連接，所述第四開關(guān)的控制端與第一模式控制信號(hào)相連接，所述第四開關(guān)在所述第一模式控制信號(hào)為高電平時(shí)閉合，并在所述第一模式控制信號(hào)為低電平時(shí)斷開。

可選地，所述輸出驅(qū)動(dòng)電路還包括：