[發明專利]輸入輸出電路

有效

• 申請號: 202310077081.4
• 申請日: 2023-02-08
• 公開（公告）號: CN115903986B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 盧昌鵬;王建軍;朱定飛;劉華
• 申請（專利權）人: 上海海櫟創科技股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海和華啟核知識產權代理有限公司 31339
• 代理人: 王仙子

1.一種輸入輸出電路，其特征在于，包括：

輸入輸出端點；

輸入控制電路，與所述輸入輸出端點相連接；

輸出驅動電路，與所述輸入輸出端點及所述輸入控制電路均相連接；

調節控制電路，與所述輸出驅動電路相連接，用于對所述輸出驅動電路中的偏置電壓進行調節，以減小所述輸出驅動電路的開啟時間及對所述輸出驅動電路輸出的壓擺率進行控制。

2.根據權利要求1所述的輸入輸出電路，其特征在于，所述輸出驅動電路包括：

第一PMOS管，所述第一PMOS管的源極與電源電壓相連接，所述第一PMOS管的漏極與所述輸入輸出端點及所述輸入控制電路均相連接；

第一開關，包括第一端、第二端及控制端；所述第一開關的第一端與所述第一PMOS管的柵極相連接，所述第一開關的第二端與所述調節控制電路的第一端相連接，所述第一開關的控制端與第一模式控制信號相連接，所述第一開關在所述第一模式控制信號為高電平時閉合，并在所述第一模式控制信號為低電平時斷開；

第二開關，包括第一端、第二端及控制端，所述第二開關的第一端與所述第一PMOS管的柵極相連接，所述第二開關的第二端與所述調節控制電路的第二端相連接，所述第二開關的控制端與第二模式控制信號相連接，所述第二開關在所述第二模式控制信號為高電平時閉合，并在所述第二模式控制信號為低電平時斷開；

第一NMOS管，所述第一NMOS管的源極接地，所述第一NMOS管的漏極與所述輸入輸出端點及所述輸入控制電路均相連接；

第三開關，包括第一端、第二端及控制端；所述第三開關的第一端與所述第一NMOS管的柵極相連接，所述第三開關的第二端與所述調節控制電路的第三端相連接，所述第三開關的控制端與第二模式控制信號相連接，所述第三開關在所述第二模式控制信號為高電平時閉合，并在所述第二模式控制信號為低電平時斷開；

第四開關，包括第一端、第二端及控制端；所述第四開關的第一端與所述第一NMOS管的柵極相連接，所述第四開關的第二端與所述調節控制電路的第四端相連接，所述第四開關的控制端與第一模式控制信號相連接，所述第四開關在所述第一模式控制信號為高電平時閉合，并在所述第一模式控制信號為低電平時斷開。

3.根據權利要求2所述的輸入輸出電路，其特征在于，所述輸出驅動電路還包括：

第二PMOS管，所述第二PMOS管的源極與所述電源電壓相連接，所述第二PMOS管的漏極與所述第一PMOS管的柵極相連接；

或門，包括第一輸入端、第二輸入端及輸出端；所述或門的第一輸入端與所述第二模式控制信號相連接，所述或門的第二輸入端與所述的第一模式控制信號相連接，所述或門的輸出端與所述第二PMOS管的柵極相連接；

緩沖器，包括第一輸入端、第二輸入端及輸出端；所述緩沖器的第一輸入端與運輸控制信號相連接，所述緩沖器的輸出端與所述第一NMOS管的柵極相連接；

或非門，包括第一輸入端、第二輸入端及輸出端；所述或非門的第一輸入端與所述第一模式控制信號相連接，所述或非門的第二輸入端與所述第二模式控制信號，所述或非門的輸出端與所述緩沖器的第二輸入端相連接。

4.根據權利要求1所述的輸入輸出電路，其特征在于，所述輸入控制電路包括：

第二NMOS管，所述第二NMOS管的漏極與所述第一PMOS管的漏極、所述第一NMOS管的漏極及所述輸入輸出端點均相連接，所述第二NMOS管的柵極與輸入控制信號相連接，所述第二NMOS管的襯底接地；

第三NMOS管，所述第三NMOS管的漏極與所述第二NMOS管的源極相連接，所述第三NMOS管的柵極與所述輸入控制信號相連接，所述第三NMOS管的源極為所述輸入控制電路的輸出端，所述第三NMOS管的襯底接地；

第四NMOS管，所述第四NMOS管的漏極與所述第二NMOS管的源極及所述第三NMOS管的漏極均相連接，所述第四NMOS管的柵極與所述輸入控制信號相連接，所述第四NMOS管的源極及所述第四NMOS管的襯底均接地。

5.根據權利要求1所述的輸入輸出電路，其特征在于，還包括靜電防護電路，所述靜電防護電路與所述輸入輸出端點、所述輸出驅動電路及所述輸入控制電路均相連接。