[發明專利]一種晶圓結構的切片方法

在審

• 申請號: 202310071456.6
• 申請日: 2023-01-16
• 公開（公告）號: CN116053207A
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 辛春艷
• 申請（專利權）人: 豐非芯（上海）科技有限公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L21/3065;H01L21/304;H01L21/306
• 代理公司: 北京市一法律師事務所 11654
• 代理人: 劉榮娟

本申請提供一種晶圓結構的切片方法，所述方法包括：提供晶圓，所述晶圓包括若干器件區和若干切割道區；在所述器件區形成第一溝槽、以及在所述切割道區形成第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度且所述第二溝槽的位置與切割道位置對應，所述第二溝槽的深度大于所述第一溝槽的深度；在所述第一溝槽中形成半導體器件、同時在所述第二溝槽的底部和側壁形成填充層，其中，所述填充層不完全填充所述第二溝槽，并使所述第二溝槽在深度方向具有貫穿孔；減薄所述晶圓第二面至暴露出所述貫穿孔，相鄰器件區分離。本申請所述的晶圓結構的切片方法，可以避免對晶圓造成損壞，提高器件可靠性，提高切割晶圓的效率，節約成本。

技術領域

本申請涉及半導體技術領域，尤其涉及一種晶圓結構的切片方法。

背景技術

在半導體制造領域，當在晶圓上制成晶粒(d?i?e)后，還需要通過切割工藝將晶圓切割為單個的晶粒，之后將該些晶粒封裝形成可直接使用的芯片。切割過程在切割道中進行，然而切割的機械力可能導致邊緣處形成微小裂痕，尤其是接近邊角處，所形成的裂痕可能會朝向集成電路的中心電路區域推進而造成其中的電路區域毀壞。此外，隨著半導體制程的發展，半導體器件尺寸越來也小，晶圓上芯片密度越來越大，導致切割道的面積占比越來越大，降低了晶圓表面的面積利用率，而且大量的切割工程降低了生產效率，提高了生產成本。

因此，有必要提供更有效、更可靠的技術方案。

發明內容

本申請提供一種晶圓結構的切片方法，一方面可以避免切割晶圓時對晶圓造成損壞，從而提高器件可靠性；另一方面可以提高切割晶圓的效率，節約成本。

本申請的一個方面提供一種晶圓結構的切片方法，包括：提供晶圓，所述晶圓包括若干用于形成半導體器件的器件區和若干用于形成切割道的切割道區，所述晶圓包括相對的第一面和第二面；在所述晶圓第一面的器件區形成第一溝槽、以及在所述晶圓第一面的切割道區形成第二溝槽，所述第二溝槽的寬度大于所述第一溝槽的寬度且所述第二溝槽的位置與切割道位置對應，所述第二溝槽的深度大于所述第一溝槽的深度；在所述第一溝槽中形成半導體器件、同時在所述第二溝槽的底部和側壁形成填充層，其中，所述填充層不完全填充所述第二溝槽，并使所述第二溝槽在深度方向具有貫穿孔；減薄所述晶圓第二面至暴露出所述貫穿孔，相鄰器件區分離。

在本申請的一些實施例中，形成所述第一溝槽和所述第二溝槽的方法包括：執行第一刻蝕工藝，刻蝕所述切割道區的晶圓第一面形成第二溝槽；執行第二刻蝕工藝，刻蝕所述器件區的晶圓第一面形成第一溝槽，同時刻蝕所述第二溝槽底部的晶圓使所述第二溝槽的深度大于所述第一溝槽的深度。

在本申請的一些實施例中，第一刻蝕工藝形成的第二溝槽的深度為H1，執行第二刻蝕工藝后所述第二溝槽的深度為H2，所述第一溝槽的深度為H3，H2比H3大0.5微米至100微米。

在本申請的一些實施例中，形成所述第一溝槽和所述第二溝槽的方法包括：執行第三刻蝕工藝，刻蝕所述器件區的晶圓第一面形成第一溝槽，同時刻蝕所述切割道區的晶圓第一面形成第二溝槽；繼續執行第四刻蝕工藝，刻蝕所述第二溝槽底部的晶圓使所述第二溝槽的深度大于所述第一溝槽的深度。

在本申請的一些實施例中，第三刻蝕工藝形成的所述第一溝槽的深度為h1，第二溝槽的深度為h2，執行第四刻蝕工藝后所述第二溝槽的深度為h3，h3比h1大0.5微米至100微米。

在本申請的一些實施例中，所述貫穿孔的寬度為10納米至80微米，所述第二溝槽的寬度小于等于100微米。

在本申請的一些實施例中，減薄所述晶圓第二面至暴露出所述貫穿孔，相鄰器件區分離的方法包括：在所述晶圓第一面形成承載基底；減薄所述晶圓第二面至暴露出所述貫穿孔；去除所述承載基底，使相鄰器件區分離。

在本申請的一些實施例中，在所述晶圓第一面形成承載基底的方法包括：在所述晶圓的第一面臨時鍵合承載晶圓，所述承載晶圓為所述承載基底。