[發(fā)明專利]一種基于ARM總線提高RAM連續(xù)讀寫效率的方法

在審

• 申請?zhí)枺?/td>: 202310048071.8
• 申請日: 2023-01-31
• 公開（公告）號: CN116049049A
• 公開（公告）日: 2023-05-02
• 發(fā)明（設(shè)計）人: 崔炳磊;沈怪皓;潘靜;張景晨
• 申請（專利權(quán)）人: 上海中基國威電子股份有限公司;廣州中基國威電子科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 上海匯齊專利代理事務(wù)所(普通合伙) 31364
• 代理人: 陳燕

本發(fā)明公開了一種基于ARM總線提高RAM連續(xù)讀寫效率的方法，包括如下所述步驟：S1、增加寫操作緩沖器，在RAM接口模塊的基礎(chǔ)上，增加一組支持地址指針的寫操作緩沖器；S2、數(shù)據(jù)保存，當(dāng)遇到“先寫后讀”的連續(xù)訪問時，將RAM寫入的地址和數(shù)據(jù)保存在寫操作緩沖器內(nèi)；S3、判斷并執(zhí)行相應(yīng)操作，通過判斷寫入和讀取的訪問地址是否一致，來執(zhí)行不同操作。本發(fā)明通過在RAM接口模塊的基礎(chǔ)上，增加一組支持地址指針的寫操作緩沖器。當(dāng)遇到“先寫后讀”的連續(xù)訪問時，將RAM寫入的地址和數(shù)據(jù)保存在寫操作緩沖器內(nèi)，實現(xiàn)0延遲的RAM連續(xù)讀寫訪問。

技術(shù)領(lǐng)域

本發(fā)明涉及電子信息技術(shù)技術(shù)領(lǐng)域，尤其涉及一種基于ARM總線提高RAM連續(xù)讀寫效率的方法。

背景技術(shù)

RAM寫入時訪問時，RAM接口模塊需要將AHB(AXI)總線“地址相位”的地址及控制信息保存到“數(shù)據(jù)相位”，并與AHB(AXI)總線的寫入數(shù)據(jù)一起提供給RAM接口進(jìn)行數(shù)據(jù)寫入操作；RAM讀取時，RAM接口模塊需要將AHB(AXI)總線“地址相位”的地址及控制信息提供給RAM接口進(jìn)行數(shù)據(jù)讀取，并在AHB(AXI)總線的“數(shù)據(jù)相位”將RAM中的數(shù)據(jù)讀出到總線。

RAM寫入訪問時，RAM寫入操作在AHB(AXI)總線的“數(shù)據(jù)相位”進(jìn)行；RAM讀取訪問時，RAM讀取操作需要在“地址相位”進(jìn)行，但實際數(shù)據(jù)需要在“數(shù)據(jù)相位”讀出。如果只是單一訪問，訪問效率不受影響；但如果進(jìn)行“先寫后讀”的連續(xù)訪問時，RAM寫入的“數(shù)據(jù)相位”同時也是RAM讀取的“地址相位”，會造成RAM接口的時序沖突。通常遇到這種情況，只能將“后讀”的“地址相位”的地址及控制信息也保留到“數(shù)據(jù)相位”，并在“數(shù)據(jù)相位”完成讀取操作和數(shù)據(jù)輸出。此時，“后讀”的“數(shù)據(jù)相位”將多占用一個時鐘周期，造成訪問效率的降低。。

發(fā)明內(nèi)容

本發(fā)明的目的是為了解決現(xiàn)有技術(shù)中RAM寫入訪問過程中，如果進(jìn)行“先寫后讀”的連續(xù)訪問時，訪問效率低下的技術(shù)缺陷，而提出的一種基于ARM總線提高RAM連續(xù)讀寫效率的方法，其通過在RAM接口模塊的基礎(chǔ)上，增加一組支持地址指針的寫操作緩沖器。當(dāng)遇到“先寫后讀”的連續(xù)訪問時，將RAM寫入的地址和數(shù)據(jù)保存在寫操作緩沖器內(nèi)，實現(xiàn)0延遲的RAM連續(xù)讀寫訪問。

為了實現(xiàn)上述目的，本發(fā)明采用了如下技術(shù)方案：

一種基于ARM總線提高RAM連續(xù)讀寫效率的方法，包括如下所述步驟：

S1、增加寫操作緩沖器，在RAM接口模塊的基礎(chǔ)上，增加一組支持地址指針的寫操作緩沖器；

S2、數(shù)據(jù)保存，當(dāng)遇到“先寫后讀”的連續(xù)訪問時，將RAM寫入的地址和數(shù)據(jù)保存在寫操作緩沖器內(nèi)；

S3、判斷并執(zhí)行相應(yīng)操作，通過判斷寫入和讀取的訪問地址是否一致，來執(zhí)行以下不同操作：

若寫入和讀取的是同一地址的RAM單元，則依然進(jìn)行RAM寫入操作，將寫入數(shù)據(jù)作為讀取數(shù)據(jù)輸出到AHB(AXI)總線；

若寫入和讀取的是不同地址的RAM單元，則先進(jìn)行讀取操作將讀取的數(shù)據(jù)輸出到總線，再通過保存在寫入操作緩沖器內(nèi)的寫入信息，重新執(zhí)行RAM寫入操作；

若“先寫后讀”中緊跟著多次連續(xù)讀取，且連續(xù)讀取的地址與寫入地址從未相同，則連續(xù)讀取的操作都將提前執(zhí)行，直到連續(xù)讀取完成后重新執(zhí)行RAM寫入操作；

若多次連續(xù)讀取中，存在某個讀取地址與寫入地址相同，則相同地址的讀取操作將被禁止，由寫入操作取代。

優(yōu)選地，所述步驟S3中，若寫入和讀取的是同一地址的RAM單元，進(jìn)行RAM寫入操作的同時，將寫入信息保存到寫入操作緩沖器內(nèi)，并禁止讀取操作。

優(yōu)選地，所述步驟S3中各種不同操作均為RAM接口模塊執(zhí)行。

優(yōu)選地，所述步驟S3中，若寫入和讀取的是不同地址的RAM單元，則實際RAM存儲器執(zhí)行為“先讀后寫”操作。