[發明專利]半導體結構及其制造方法

在審

• 申請號: 202310010670.0
• 申請日: 2023-01-03
• 公開（公告）號: CN116193852A
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 劉曉陽
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本公開實施例涉及半導體領域，提供一種半導體結構及其制造方法，半導體結構包括：第一半導體層，第一半導體層包括第一部以及位于第一部相對兩側的第二部，第一部向遠離第二部的方向彎折以彎折圍成開口；第一柵極，第一柵極位于開口內；介質層，介質層位于第二部的至少一側表面；其中，第一部用于構成第一晶體管的第一溝道區，第一溝道區相對兩側的第二部用于構成第一源極接觸區或第一漏極接觸區。本公開實施例提供的半導體結構及其制造方法可以提高半導體結構的性能。

技術領域

本公開實施例涉及半導體領域，特別涉及一種半導體結構及其制造方法。

背景技術

動態隨機存取存儲器(Dynamic?Random?Access?Memory，簡稱DRAM)作為一種公知的半導體存儲裝置，目前被廣泛使用于各種電子設備中。動態隨機存取存儲器(DRAM)由許多重復的存儲單元(cell)組成，每一個存儲單元主要由一個晶體管與一個由晶體管所操控的電容器所構成，且存儲單元會排列成陣列形式，每一個存儲單元通過字線(Word?line，簡寫為WL)與位線(Bit?line，簡寫為BL)彼此電性連接。

但隨著半導體技術的發展，將半導體器件微型化仍然成為一種目標，半導體器件的尺寸進一步縮小，同時對其使用性能的要求也越來越高。因此，目前仍需在縮小半導體器件的尺寸的同時，還需提高半導體結構的性能。

發明內容

本公開實施例提供一種半導體結構及其制造方法，至少有利于改善半導體結構的性能。

根據本公開一些實施例，本公開實施例一方面提供一種半導體結構，包括：第一半導體層，第一半導體層包括第一部以及位于第一部相對兩側的第二部，第一部向遠離第二部的方向彎折以彎折圍成開口；第一柵極，第一柵極位于開口內；介質層，介質層位于第二部的至少一側表面；其中，第一部用于構成第一晶體管的第一溝道區，第一溝道區相對兩側的第二部用于構成第一源極接觸區或第一漏極接觸區。

在一些實施例中，介質層包括第一介質層和第二介質層，第一介質層位于第二部的表面，第二介質層位于第一介質層遠離第二部的表面，第一介質層的致密度大于第二介質層的致密度。

在一些實施例中，第一介質層的材料包括氮化硅，第二介質層的材料包括氧化硅。

在一些實施例中，第一柵極包括第一柵介質層和第一柵導電層，第一柵介質層覆蓋開口的表面，第一柵導電層覆蓋第一柵介質層表面且填充滿開口，第一柵介質層的介電常數大于第二介質層的介電常數。

在一些實施例中，第一柵介質層的材料包括氧化鉿硅、氮氧化鉿硅、氧化鉿鉭、氧化鉿鈦、氧化鋯、氧化鋯或者氧化鈦中的至少其中一者。

在一些實施例中，第一半導體層的材料包括銦鎵鋅氧化物。

在一些實施例中，多個第一半導體層沿第一方向排列，且在沿第一方向上，每一第一半導體層至少包括兩個第一部，每一第一部的開口內具有一第一柵極。

在一些實施例中，多個第一半導體層沿第二方向間隔排列，且在沿第二方向上，多個第一柵極相互連接。

在一些實施例中，多個第一半導體層沿第一方向和第二方向陣列排布，相鄰的第一半導體層之間相互間隔，每一第一半導體層的開口內具有一第一柵極；其中，至少一個第一晶體管的第一柵極與另一第一晶體管的第一源極接觸區或者第一漏極接觸區電連接。

在一些實施例中，半導體結構還包括：第二柵極，一端與第一源極接觸區或者第一漏極接觸區電連接，另一端沿遠離第一半導體層的方向延伸；第二半導體層，位于第二柵極遠離第一半導體層的一側表面，第二半導體層包括第三部以及位于第三部相對兩側的第四部，第三部覆蓋第二柵極的表面；其中，第三部用于構成第二晶體管的第二溝道區，第四部用于構成第二晶體管的第二源極接觸區或者第二漏極接觸區。

在一些實施例中，第二半導體層的材料與第一半導體層的材料相同。