[實用新型]三維存儲器件

有效

• 申請號: 202223355316.1
• 申請日: 2022-12-14
• 公開（公告）號: CN219592983U
• 公開（公告）日: 2023-08-25
• 發明（設計）人: 何世偉;戴燦發;刁德天宇;孔果果;朱賢士;余永健
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/50;H10B41/27;H10B43/35;H10B43/50;H10B43/27
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本實用新型公開了一種三維存儲器件，包括一襯底、設置在襯底上的一堆疊結構，以及貫穿堆疊結構的一存儲串結構。堆疊結構包括交替設置的多個導電層和多個電介質層。存儲串結構包括一導電柱，以及介于導電柱與堆疊結構之間幷且圍繞著導電柱的一存儲層，其中存儲層包括多個第一凸出部，分別填充在導電層和電介質層之交界處的多個第一凹陷中，可改善存儲單元之間的電性隔離，減少寫入或讀取時相鄰存儲單元之間的信號干擾問題。

技術領域

本實用新型是關于半導體器件，特別是關于一種三維存儲器件。

背景技術

現代電子產品中，存儲器扮演著不可或缺的重要的角色。存儲器除了用來存儲使用者的數據，也負責存放中央處理器所執行的程式碼以及運算過程中須暫時保存的信息。存儲器通常包括存儲單元陣列(memory?array)以及用于讀取(read)、感測(sense)、寫入(write)或編程(program)存儲單元信息的外圍電路(peripheral?circuits)。二進制(binary)系統的存儲單元具有兩種邏輯狀態，分別代表邏輯1和邏輯0。其他存儲器系統的存儲單元可包括更多種邏輯狀態。

目前發展出的存儲器種類可分為易失性存儲器(volatile?memory)與非易失性存儲器(non-volatile?memory)。常見的易失性存儲器包括動態隨機存儲器(dynamic?randomaccess?memory,DRAM)和靜態隨機存儲器(static?random?access?memory,SRAM)，其數據會在斷電后消失，而必須在下次供電時重新輸入。非易失性存儲器包括唯讀式存儲器(readonly?memory,ROM)和閃存(flash?memory)，其存儲的數據即使切斷電源仍然存在，因此在重新供電后可以直接讀取早先存儲的有效數據。為了在面積效率、讀寫速度、可靠度、功耗及制造成本等方面達到各種先進電子產品的規格需求，本領域仍持續針對存儲器的結構及制造方法進行改良。

實用新型內容

本實用新型目的在于提供一種三維存儲器件，其存儲單元是以串接成存儲串結構的方式垂直設置在襯底上，可提高存儲器件的面積效率。另外，借由使存儲層填入通孔側壁的凹陷而在存儲單元的上側和下側形成凸出部，可改善存儲單元之間的電性隔離，減少寫入或讀取時相鄰存儲單元之間的信號干擾問題。

本實用新型一實施例提供了一種三維存儲器件，包括一襯底、設置在所述襯底上的一堆疊結構，以及貫穿所述堆疊結構的一存儲串結構。所述堆疊結構包括交替設置的多個導電層和多個電介質層。所述存儲串結構包括一導電柱，以及介于所述導電柱與所述堆疊結構之間幷且圍繞所述導電柱的一存儲層，其中所述存儲層包括多個第一凸出部，分別填充在所述導電層和所述電介質層之交界處的多個第一凹陷中。

附圖說明

所附圖示提供對于此實施例更深入的了解，幷納入此說明書成為其中一部分。這些圖示與描述，用來說明一些實施例的原理。須注意的是所有圖示均為示意圖，以說明和制圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特征。

圖1至圖7為根據本實用新型一實施例之三維存儲器件的制造方法步驟示意圖，其中圖3為圖2所示結構的局部放大圖，圖7為圖6所示結構的局部放大圖。

圖8為圖6所示三維存儲器件的局部透視圖。

其中，附圖標記說明如下：

12?????????堆疊結構

100????????襯底

103????????接觸墊

110????????襯墊層

112????????金屬氧化物層

114????????氧化硅層

120????????導電-電介質層對