[實用新型]半導體封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 202222091385.X
• 申請日: 2022-08-10
• 公開（公告）號: CN217387150U
• 公開（公告）日: 2022-09-06
• 發(fā)明（設計）人: 張中;張國棟;謝雨龍;王乾
• 申請（專利權）人: 江蘇芯德半導體科技有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538
• 代理公司: 無錫華越知識產(chǎn)權代理事務所(特殊普通合伙) 32571
• 代理人: 蘇霞

本實用新型公開了一種半導體封裝結(jié)構(gòu)，其包括基板、內(nèi)嵌于基板的高密度連接層以及設置于基板表面的至少一個芯片，高密度連接層包括多層金屬布線層。半導體封裝結(jié)構(gòu)為多個芯片封裝結(jié)構(gòu)和/或單個芯片封裝結(jié)構(gòu)。本實用新型提供的半導體封裝結(jié)構(gòu)，通過高密度連接層的多層金屬布線層，實現(xiàn)單個芯片封裝結(jié)構(gòu)或多個芯片封裝結(jié)構(gòu)，高密度連接層的多層金屬布線層具有細線寬和窄間距，減少了布線和裝配的差錯，降低安裝難度；同時，增加了基板設計的靈活性，減少了基板排版布線的困難程度。

技術領域

本實用新型涉及半導體封裝技術領域，尤其是涉及一種嵌入基板的互連結(jié)構(gòu)的半導體封裝結(jié)構(gòu)。

背景技術

系統(tǒng)級封裝（SIP，System In a Package）是將多個芯片整合到同一封裝體中，使其更具完整的系統(tǒng)功能的一種封裝形式，具有小型化和集成度高的優(yōu)勢。目前，系統(tǒng)級封裝應用于手持式和穿戴式通訊產(chǎn)品中，如智能手機中的電源管理、射頻收發(fā)器、射頻功放、射頻開關、天線調(diào)諧器、藍牙等。

SIP包括多芯片模塊(MCM，Multi-chip Module)的平面式2D封裝、3D封裝以及將不同組件內(nèi)藏于多功能基板中的封裝，例如英特爾提出的嵌入式多芯片互連橋（EMIB，Embedded Multi-Die Interconnect Bridge）封裝。

目前，以多功能基板實現(xiàn)SIP封裝結(jié)構(gòu)中，通常需要在基板中內(nèi)嵌以硅為載體的橋接芯片，該橋接芯片作為中介，將倒裝于基板表面的多個芯片互連起來。橋接芯片中一般是以鋁為導電材料。

然而，上述多功能基板中，以硅為載體的橋接芯片需要由晶圓廠制備，制程復雜，成本較高，這就導致封裝成本增加。

因此，目前亟需一種結(jié)構(gòu)簡單且成本不高的互連結(jié)構(gòu)，以實現(xiàn)芯片互連。

另外，現(xiàn)有技術中的倒裝芯片封裝是將工作面上制有凸點電極的芯片朝下，與封裝襯底直接鍵合，通過芯片上呈陣列排布的凸點來實現(xiàn)芯片與封裝襯底的互連。通常情況下，倒裝芯片封裝選用基板作為封裝襯底，為了滿足集成化、高密度化的封裝要求，一個封裝體需要設置更多的線路以及引腳數(shù)目，這就需要設置更多的基板層數(shù)，以便于布局設計電路。然而，基板的層數(shù)越多，制作工藝就越復雜，這也不可避免的導致成本增加。

因此，也亟需一種結(jié)構(gòu)簡單且成本不高的芯片封裝結(jié)構(gòu)，以減少基板的層數(shù)，降低成本。

實用新型內(nèi)容

本實用新型的目的在于克服現(xiàn)有技術中存在的缺陷，提供一種結(jié)構(gòu)簡單且成本不高的實現(xiàn)芯片互連的半導體封裝結(jié)構(gòu)。

為解決上述技術問題，本實用新型提供了一種半導體封裝結(jié)構(gòu)，其包括基板、內(nèi)嵌于基板的高密度連接層以及設置于基板表面的至少一個芯片，高密度連接層包括多層金屬布線層。半導體封裝結(jié)構(gòu)為多個芯片封裝結(jié)構(gòu)和/或單個芯片封裝結(jié)構(gòu)。

一個方面，多個芯片封裝結(jié)構(gòu)為至少兩個水平相鄰的芯片倒裝于基板表面，且兩兩水平相鄰的芯片通過高密度連接層的金屬布線層實現(xiàn)電連接。

另一方面，單個芯片封裝結(jié)構(gòu)為單個芯片倒裝于基板表面，且單個芯片與高密度連接層的金屬布線層電連接。

在一些實施方式中，基板包括至少一層介電層、堆疊在所述介電層上下表面的線路層以及至少一層焊盤層，相鄰線路層之間電連接，線路層與焊盤層之間電連接；高密度連接層嵌于介電層中，高密度連接層的金屬布線層與焊盤層電連接。

在一些實施方式中，高密度連接層設置在金屬層上，金屬層臨時鍵合于襯底上，高密度連接層在解鍵合、去除襯底和金屬層后貼裝于基板的介電層。

在一些實施方式中，高密度連接層設置在承載襯底上，承載襯底貼裝于基板的介電層。

在一些實施方式中，芯片設置多個導電凸塊，部分導電凸塊與多層金屬布線層的最外層金屬布線層電連接。