[實(shí)用新型]一種可擴(kuò)展的合并單元裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202222025959.3
• 申請(qǐng)日: 2022-08-02
• 公開(kāi)（公告）號(hào): CN218243560U
• 公開(kāi)（公告）日: 2023-01-06
• 發(fā)明（設(shè)計(jì)）人: 霍銀龍;王宏;陳從靖;臧佳;盧家力;曹冰;門(mén)殿卿
• 申請(qǐng)（專利權(quán)）人: 南京國(guó)電南自電網(wǎng)自動(dòng)化有限公司
• 主分類號(hào): H04L67/12
• 分類號(hào): H04L67/12;H04L12/40;H04L12/403;H04L49/35
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 嚴(yán)志平

本實(shí)用新型公開(kāi)了一種可擴(kuò)展的合并單元裝置，其包括內(nèi)部背板總線、電源PWR模塊、跳閘TRIP模塊、I/O模塊、通信控制CC模塊、CPU模塊、以及用于模擬量采樣的交流采樣模塊；所述CPU模塊與通信控制CC模塊之間通過(guò)對(duì)時(shí)總線、同步總線和數(shù)據(jù)總線通信連接，以實(shí)現(xiàn)采樣數(shù)據(jù)之間的同步；所述CPU模塊與I/O模件之間通過(guò)CAN總線和對(duì)時(shí)總線通信連接，以實(shí)現(xiàn)開(kāi)關(guān)量的采集；所述CPU模塊與跳閘TRIP模塊之間通過(guò)CAN總線和對(duì)時(shí)總線通信連接，以實(shí)現(xiàn)對(duì)外部繼電器的跳閘操作。本實(shí)用新型通過(guò)設(shè)置內(nèi)部背板總線進(jìn)行數(shù)據(jù)傳輸，并增加獨(dú)立的通信控制CC模塊用于光以太網(wǎng)的擴(kuò)展，提高了通用性和擴(kuò)展性，降低了電力系統(tǒng)的通訊和維護(hù)成本。

技術(shù)領(lǐng)域

本實(shí)用新型涉及電力數(shù)字化變電站通訊技術(shù)領(lǐng)域，特別涉及一種可擴(kuò)展的合并單元裝置。

背景技術(shù)

在變電站通訊系統(tǒng)中，常規(guī)的合并單元裝置架構(gòu)通常采用單個(gè)CPU模塊，受限于單個(gè)CPU模塊的硬件資源，光以太網(wǎng)的數(shù)量一般只能支持8個(gè)，而母線保護(hù)裝置至少需要24個(gè)光口；因此，對(duì)于常規(guī)的合并單元裝置通常需要采用多個(gè)裝置來(lái)滿足工程現(xiàn)場(chǎng)使用的需求，其可靠性較低，成本較高，經(jīng)濟(jì)性差，不利于電力系統(tǒng)的通訊和維護(hù)。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種可擴(kuò)展的合并單元裝置，該裝置的通用性和擴(kuò)展性得到了提高，降低了使用成本。

為達(dá)到上述目的，本實(shí)用新型是采用下述技術(shù)方案實(shí)現(xiàn)的：

本實(shí)用新型提供一種可擴(kuò)展的合并單元裝置，其包括內(nèi)部背板總線、電源PWR模塊、跳閘TRIP模塊、I/O模塊、通信控制CC模塊、CPU模塊、以及用于模擬量采樣的交流采樣模塊；所述內(nèi)部背板總線包括CAN總線、對(duì)時(shí)總線、同步總線和數(shù)據(jù)總線；

所述CPU模塊與通信控制CC模塊之間通過(guò)對(duì)時(shí)總線、同步總線和數(shù)據(jù)總線通信連接，以實(shí)現(xiàn)采樣數(shù)據(jù)之間的同步；所述CPU模塊與I/O模件之間通過(guò)CAN總線和對(duì)時(shí)總線通信連接，以實(shí)現(xiàn)開(kāi)關(guān)量的采集；所述CPU模塊與跳閘TRIP模塊之間通過(guò)CAN總線和對(duì)時(shí)總線通信連接，以實(shí)現(xiàn)對(duì)外部繼電器的跳閘操作。

優(yōu)選地，所述內(nèi)部背板總線還包括電壓監(jiān)測(cè)總線；所述CPU模塊通過(guò)所述電壓監(jiān)測(cè)總線與電源PWR模塊連接，以對(duì)供電電壓進(jìn)行監(jiān)視。

優(yōu)選地，所述的交流采樣模塊的面板寬度為10TE；所述電源PWR模塊的面板寬度為9TE；所述CPU模塊、跳閘TRIP模塊、通信控制CC模塊和I/O模塊的面板寬度均為5TE。

優(yōu)選地，所述電源PWR模塊的數(shù)量為1；所述I/O模塊的數(shù)量為4；所述通信控制CC模塊的數(shù)量為3；所述CPU模塊、跳閘TRIP模塊及交流采樣模塊的數(shù)量均為2。

優(yōu)選地，所述通信控制CC模塊采用型號(hào)為EP4CE55F23I7的FPGA芯片；每個(gè)所述通信控制CC模塊均支持12個(gè)傳輸速率為100Mbps的光以太網(wǎng)的擴(kuò)展及數(shù)據(jù)同步。

優(yōu)選地，所述CPU模塊采用全志T3/A40i處理器；所述FPGA芯片與所述全志T3/A40i處理器之間通過(guò)千兆以太網(wǎng)RGMII接口、串行總線SPI以及SDIO總線進(jìn)行通信連接。

優(yōu)選地，所述CAN總線的芯片型號(hào)為SI65HVD230DR，所述CAN總線對(duì)開(kāi)關(guān)量數(shù)據(jù)的傳輸速率為1Mbps。

優(yōu)選地，還包括面板模塊；所述面板模塊包括傳輸速率為100Mbps的以太網(wǎng)口；所述通信控制CC模塊和CPU模塊均通過(guò)以太網(wǎng)與所述面板模塊連接；所述面板模塊還包括32個(gè)狀態(tài)指示燈RUN_LED以及用于實(shí)現(xiàn)人機(jī)交互的LCD液晶顯示屏。