[實用新型]一種TVS器件結構以及電子設備

有效

• 申請號: 202221648372.1
• 申請日: 2022-06-29
• 公開（公告）號: CN218101272U
• 公開（公告）日: 2022-12-20
• 發明（設計）人: 劉宗金;夏杰;吳晨雨;吳佳;歐新華;袁瓊
• 申請（專利權）人: 上海芯導電子科技股份有限公司
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06
• 代理公司: 上海慧晗知識產權代理事務所(普通合伙) 31343
• 代理人: 徐海晟

本實用新型提供了一種TVS器件結構，包括：TVS器件；TVS器件的陽極包括：第一重摻雜N++區以及形成于第一重摻雜N++區的頂端的第一金屬層；TVS器件的陰極包括：重摻雜P++區以及位于其頂端的第二金屬層；以及第二重摻雜N++區；第二重摻雜N++區形成于重摻雜P++區中，且連接第二金屬層；其中，TVS器件的陽極形成TVS器件結構的陽極；TVS器件的陰極以及第二重摻雜N++區形成TVS器件結構的陰極；其中，TVS器件結構的陽極與TVS器件結構的陰極之間的擊穿電壓不低于TVS器件的陽極與TVS器件的陰極之間的擊穿電壓。本實用新型解決了如何降低的TVS器件的箝位電壓的問題，實現了對電路中的電源芯片以及主板級芯片更好的保護效果。

技術領域

本實用新型涉及半導體器件領域，尤其涉及一種TVS器件結構以及電子設備。

背景技術

TVS器件是一種過壓保護器件，當TVS器件的兩極受到反向瞬態高能量沖擊時，利用其雪崩原理，它能以10的負12次方秒量級的速度，將其兩極間的高阻抗變為低阻抗，吸收高達數千瓦的浪涌功率，使兩極間的電壓箝位于一個預定值，有效地保護電子線路中的精密元器件免受各種浪涌脈沖的損壞。

通常在以DC供電為主的應用系統中，設計者一般會選用單向的TVS來做主芯片供電端的EMS防護，隨著半導體芯片更小微米，納米級工藝的成熟應用，使得主芯片供電端或者I/O接口端的自身抗EMS性能更差，尤其是負向EMS沖擊時，主芯片負向抗EMS性能更差，此時只采用單向的TVS并不能解決實際的EMS問題，往往需要在設計中并聯更低的肖特基來釋放負向EMS能量，或在主芯片供電端串聯增加具有單向導通性的功率器件或IC產品，這樣給整個電路增加了相關成本以及占板空間。

因而，開發一種新的正向更低箝位電壓的過壓保護器件成為本領域技術人員亟待要解決的技術重點。

實用新型內容

本實用新型提供一種TVS器件結構以及電子設備，以解決如何降低的TVS器件的箝位電壓的問題。

根據本實用新型的第一方面，提供了一種TVS器件結構，包括：

TVS器件；所述TVS器件的陽極包括：第一重摻雜N++區以及形成于所述第一重摻雜N++區的頂端的第一金屬層；所述TVS器件的陰極包括：重摻雜P++區以及位于其頂端的第二金屬層；以及

第二重摻雜N++區；所述第二重摻雜N++區形成于所述重摻雜P++區中，且連接所述第二金屬層；

其中，所述TVS器件的所述陽極形成所述TVS器件結構的陽極；所述TVS器件的所述陰極以及所述第二重摻雜N++區形成所述TVS器件結構的陰極；

其中，所述TVS器件結構的所述陽極與所述TVS器件結構的所述陰極之間的擊穿電壓高于所述TVS器件的陽極與所述TVS器件的陰極之間的擊穿電壓。

可選的，所述TVS器件還包括：

襯底；

形成于所述襯底上的外延層；

N+型埋層；所述N+型埋層形成于所述外延層與所述襯底之間；

N-阱；所述N-阱形成于所述N+型埋層的一端上，且接觸所述第一重摻雜N++區；

鈍化層；所述鈍化層形成于所述外延層的表面；以及

隔離阱；所述隔離阱形成于所述N+阱的沿第一方向的兩側的所述襯底與所述鈍化層之間；其中，所述第一方向表征了紙平面上垂直于所述襯底和所述外延層的堆疊方向。

可選的，所述鈍化層為SiO2。

可選的，所述隔離阱包括第一P+型隔離阱以及形成于所述第一P+型隔離阱頂端的第二P+型隔離阱。

可選的，所述襯底為P型襯底；所述外延層為P型外延層。