[實用新型]反饋抑制DSP處理電路

有效

• 申請號: 202221198650.8
• 申請日: 2022-05-18
• 公開（公告）號: CN217406721U
• 公開（公告）日: 2022-09-09
• 發明（設計）人: 梁明亮;伍偉誠
• 申請（專利權）人: 恩平市賽揚電子科技有限公司
• 主分類號: H04R3/00
• 分類號: H04R3/00;G05B19/042
• 代理公司: 北京華際知識產權代理有限公司 11676
• 代理人: 呂青霜

1.反饋抑制DSP處理電路，其特征在于：包括主芯片U11、FLASH接口電路、復位反饋電路、同步動態隨機存儲器SDRAM芯片、JTAG測試電路、晶體管電路、數/模轉化器、模/數轉換器，所述主芯片U11、FLASH接口電路、復位反饋電路、同步動態隨機存儲器SDRAM芯片、JTAG測試電路、晶體管電路、數/模轉化器、模/數轉換器之間設置為電性相連；

所述復位反饋電路包括電阻R100和電容C105，所述電阻R100第一端與3.3V供電端相連，所述電阻R100第二端與電容C105第一端以及主芯片U11第15針腳相連，所述電容C105第二端接地；

所述晶體管的晶體振蕩器第一端與電阻R95第一端、主芯片U11第9針腳以及電容C93第一端相連，所述電容C93第二端接地，所述晶體管的晶體振蕩器第二端與電阻R95第二端、主芯片U11第8針腳以及電容C95第一端相連，所述電容C95第二端接地。

2.根據權利要求1所述的反饋抑制DSP處理電路，其特征在于：所述FLASH接口電路第1針腳與主芯片U11第122針腳之間通過電阻相連，所述FLASH接口電路第2針腳與主芯片U11第126針腳之間通過電阻相連，所述FLASH接口電路第3針腳與主芯片U11第125針腳之間通過電阻相連，所述FLASH接口電路第4針腳接地。

3.根據權利要求1所述的反饋抑制DSP處理電路，其特征在于：所述FLASH接口電路第5針腳與主芯片U11第127針腳相連，所述FLASH接口電路第6針腳與主芯片U11第123針腳之間通過電阻相連，所述FLASH接口電路第7針腳與主芯片U11第124針腳之間通過電阻相連，所述FLASH接口電路第8針腳與3.3V供電端相連，所述FLASH接口電路第8針腳第一端連接有電容器C96，所述FLASH接口電路第1針腳第一端連接有電容器C104，所述電容器C96和電容器C104第二端均接地。

4.根據權利要求1所述的反饋抑制DSP處理電路，其特征在于：所述JTAG 測試電路第一端連接3.3V供電端，所述JTAG測試電路第二端相對JTAG測試電路第一端并聯電阻R97，所述JTAG測試電路第三端相對JTAG測試電路第一端并聯電阻R98，所述JTAG測試電路第四端接地，所述JTAG測試電路第二端與主芯片U11第121針腳相連，所述JTAG測試電路第三端與主芯片U11第120針腳相連。

5.根據權利要求1所述的反饋抑制DSP處理電路，其特征在于：所述U11設置為201型，所述數/模轉化器和模/數轉換器用于將數字信號互相轉換為模擬信號。