[發(fā)明專利]一種存儲器及電子設備

在審

• 申請?zhí)枺?/td>: 202211613040.4
• 申請日: 2022-12-15
• 公開（公告）號: CN116072161A
• 公開（公告）日: 2023-05-05
• 發(fā)明（設計）人: 李卓;馮煊;韓承佑;張慧;劉立偉;楊明;張定昌
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G11C5/06
• 分類號: G11C5/06;G11C5/02
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 丁睿

本申請公開了一種存儲器及電子設備，用以提高存儲器的計算量。本申請實施例提供的一種存儲器，存儲器包括多個存儲單元，存儲單元包括：襯底基板，位于襯底基板一側的存儲電路和傳輸電路；傳輸電路與存儲電路電連接；存儲電路用于存儲數據；傳輸電路用于向存儲電路寫入數據或從存儲電路讀取數據；傳輸電路與存儲電路堆疊設置；傳輸電路在襯底基板的正投影與存儲電路在襯底基板的正投影具有交疊。

技術領域

本申請涉及存儲器技術領域，尤其涉及一種存儲器及電子設備。

背景技術

目前，存算一體芯片的存算電路通常由多個晶體管組成。基于硅基的晶體管遷移率高，寬長比可實現納米級別，存算一體芯片大部分都以硅基為襯底，從而實現存算單元面積小，數量多，計算量高的目的。但為擴展存算芯片的應用場景，降低成本，柔性的存算芯片是一種最佳選擇。

為實現攜帶存算一體芯片的柔性產品，可在柔性襯底上制備存算電路，但由于柔性襯底的限制，相比于在硅基襯底制作晶體管，在柔性襯底上制作的晶體管的寬長比更大，即存算電路的面積增大，不改變芯片尺寸的情況下，導致了芯片包括的存算電路的數量減小，導致芯片算量減小。

發(fā)明內容

本申請實施例提供了一種存儲器及電子設備，用以提高存儲器的計算量。

本申請實施例提供的一種存儲器，存儲器包括多個存儲單元，存儲單元包括：襯底基板，位于襯底基板一側的存儲電路和傳輸電路；傳輸電路與存儲電路電連接；

存儲電路用于存儲數據；傳輸電路用于向存儲電路寫入數據或從存儲電路讀取數據；

傳輸電路與存儲電路堆疊設置；

傳輸電路在襯底基板的正投影與存儲電路在襯底基板的正投影具有交疊。

在一些實施例中，存儲電路包括：第一反相器和第二反相器，傳輸電路包括：第一晶體管和第二晶體管；

第一晶體管在襯底基板的正投影位于第一反相器在襯底基板的正投影內；

第二晶體管在襯底基板的正投影位于第二反相器在襯底基板的正投影內。

在一些實施例中，第一反相器包括：第三晶體管和第四晶體管；第二反相器包括：第五晶體管和第六晶體管；

第三晶體管的柵極與第四晶體管的柵極電連接，第三晶體管的漏極與第四晶體管的源極電連接；第五晶體管的柵極與第六晶體管的柵極電連接，第五晶體管的漏極與第六晶體管的源極電連接；第三晶體管的源極與第五晶體管的源極電連接，第四晶體管的漏極與第六晶體管的漏極電連接；

第一晶體管的漏極與第三晶體管的漏極、第四晶體管的源極、第五晶體管的柵極、第六晶體管的柵極電連接；

第二晶體管的漏極與第五晶體管的漏極、第六晶體管的源極、第三晶體管的柵極、第四晶體管的柵極電連接；

第一晶體管在襯底基板的正投影位于第三晶體管在襯底基板的正投影內；

第二晶體管在襯底基板的正投影位于第五晶體管在襯底基板的正投影內。

在一些實施例中，第一晶體管位于第三晶體管的柵極背離襯底基板的一側；第一晶體管在襯底基板的正投影位于第三晶體管的源極和漏極在襯底基板的正投影之間的區(qū)域；

第二晶體管位于第五晶體管的柵極背離襯底基板的一側；第二晶體管在襯底基板的正投影位于第五晶體管的源極和漏極在襯底基板的正投影之間的區(qū)域。

在一些實施例中，第一晶體管的源極和漏極與第三晶體管的源極和漏極同層設置；

第二晶體管的源極和漏極與第五晶體管的源極和漏極同層設置。