[發明專利]用于對TDC計時通道進行延遲校準的校準系統及雷達

在審

• 申請號: 202211565236.0
• 申請日: 2022-12-07
• 公開（公告）號: CN116125442A
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 韓晨陽;周泰宇;李帥;王悅寧;任玉松;姜登登;曹云鵬;秦屹
• 申請（專利權）人: 森思泰克河北科技有限公司
• 主分類號: G01S7/497
• 分類號: G01S7/497;G01S17/02
• 代理公司: 河北國維致遠知識產權代理有限公司 13137
• 代理人: 秦春芳

本發明提供了一種用于對TDC計時通道進行延遲校準的校準系統及雷達，該校準系統通過時鐘發生器向各個進位鏈計時通道發送周期性信號，使各個進位鏈計時通道分別對同一周期性信號進行跳變沿監測，通過校準模塊分別對兩兩進位鏈計時通道獲得的同一周期性信號的跳變沿觸發時刻作差，得到兩兩進位鏈計時通道間的延遲時間；從而在計算任兩個進位鏈計時通道輸出的時間的時間差時，基于延遲時間對該兩個進位鏈計時通道輸出的時間差進行校準，提高進位鏈計時通道輸出的時間差的準確性，進而提高雷達監測精度。

技術領域

本發明涉及雷達技術領域，尤其涉及一種用于對TDC計時通道進行延遲校準的校準系統及雷達。

背景技術

激光雷達是車輛實現自動駕駛不可或缺的重要傳感器。目前車上的激光雷達，絕大部分采用的都是TOF(Time?of?flight，飛行時間)技術路線，即d＝c*t。d為測量的距離，c為光速3*108米/s。因此t的測量準確性直接影響了距離的測量精度。一般測量距離的方法有高速ADC(Analog?to?Digital?Conver，模數轉換器)，高速ADC在FPGA(Field-Programmable?Gate?Array，現場可編程門陣列)中采用進位鏈計時。又因為進位鏈計時精度高，成本低，不占用體積等一系列優勢，使各大激光雷達廠家均采用此方式進行計時。

由于激光雷達完成一次測量需要多條進位鏈同時進行工作，而信號在FPGA內部的走線不同，所以即使同一信號在不同進位鏈中傳輸，最終測量得到的時間也可能會不相同，這直接影響了雷達的測距精度。

發明內容

有鑒于此，本發明提供了一種用于對TDC計時通道進行延遲校準的校準系統及雷達，能夠解決因信號在FPGA芯片內部走線不同而導致的雷達精度低下的問題。

第一方面，本發明實施例提供了一種用于對TDC計時通道進行延遲校準的校準系統，包括：時鐘發生器、TDC計時模塊和校準模塊，所述TDC計時模塊包括多條進位鏈計時通道；

所述時鐘發生器與多條進位鏈計時通道連接；

所述時鐘發生器用于產生周期性信號，并將所述周期性信號發送至各個進位鏈計時通道；

各個進位鏈計時通道分別用于對所述周期性信號進行跳變沿監測，并將監測得到的跳變沿觸發時刻發送至校準模塊；

所述校準模塊用于分別對兩兩進位鏈計時通道獲得的同一周期性信號的跳變沿觸發時刻作差，得到兩兩進位鏈計時通道間的延遲時間；所述延遲時間用于在計算任兩個進位鏈計時通道輸出的時間的時間差時，對該兩個進位鏈計時通道輸出的時間差進行校準。

在一個可能的實施方式中，所述校準系統包括測試焊盤、第一輸入引腳和第二輸入引腳；

所述測試焊盤與所述時鐘發生器連接，且通過第一連接線與所述第一輸入引腳連接，通過第二連接線與所述第二輸入引腳連接；所述第一輸入引腳與至少一個進位鏈計時通道連接，所述第二輸入引腳與至少一個進位鏈計時通道連接；且所述第一輸入引腳連接的進位鏈計時通道與所述第二輸入引腳連接的進位鏈計時通道不重合；

所述第一連接線與所述第二連接線的長度相等。

在一個可能的實施方式中，所述校準系統還包括第一電阻和第二電阻；

所述第一電阻串聯在所述第一連接線上，所述第二電阻串聯在所述第二連接線上。

在一個可能的實施方式中，所述時鐘發生器與所述測試焊盤間通過同軸線束連接。

在一個可能的實施方式中，所述校準系統還包括第一輸入引腳和LUT查找表；