[發(fā)明專利]用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)及雷達(dá)

在審

• 申請(qǐng)?zhí)枺?/td>: 202211565236.0
• 申請(qǐng)日: 2022-12-07
• 公開(kāi)（公告）號(hào): CN116125442A
• 公開(kāi)（公告）日: 2023-05-16
• 發(fā)明（設(shè)計(jì)）人: 韓晨陽(yáng);周泰宇;李帥;王悅寧;任玉松;姜登登;曹云鵬;秦屹
• 申請(qǐng)（專利權(quán)）人: 森思泰克河北科技有限公司
• 主分類號(hào): G01S7/497
• 分類號(hào): G01S7/497;G01S17/02
• 代理公司: 河北國(guó)維致遠(yuǎn)知識(shí)產(chǎn)權(quán)代理有限公司 13137
• 代理人: 秦春芳

1.一種用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，包括：時(shí)鐘發(fā)生器、TDC計(jì)時(shí)模塊和校準(zhǔn)模塊，所述TDC計(jì)時(shí)模塊包括多條進(jìn)位鏈計(jì)時(shí)通道；

所述時(shí)鐘發(fā)生器與多條進(jìn)位鏈計(jì)時(shí)通道連接；

所述時(shí)鐘發(fā)生器用于產(chǎn)生周期性信號(hào)，并將所述周期性信號(hào)發(fā)送至各個(gè)進(jìn)位鏈計(jì)時(shí)通道；

各個(gè)進(jìn)位鏈計(jì)時(shí)通道分別用于對(duì)所述周期性信號(hào)進(jìn)行跳變沿監(jiān)測(cè)，并將監(jiān)測(cè)得到的跳變沿觸發(fā)時(shí)刻發(fā)送至校準(zhǔn)模塊；

所述校準(zhǔn)模塊用于分別對(duì)兩兩進(jìn)位鏈計(jì)時(shí)通道獲得的同一周期性信號(hào)的跳變沿觸發(fā)時(shí)刻作差，得到兩兩進(jìn)位鏈計(jì)時(shí)通道間的延遲時(shí)間；所述延遲時(shí)間用于在計(jì)算任兩個(gè)進(jìn)位鏈計(jì)時(shí)通道輸出的時(shí)間的時(shí)間差時(shí)，對(duì)該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道輸出的時(shí)間差進(jìn)行校準(zhǔn)。

2.根據(jù)權(quán)利要求1所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述校準(zhǔn)系統(tǒng)包括測(cè)試焊盤、第一輸入引腳和第二輸入引腳；

所述測(cè)試焊盤與所述時(shí)鐘發(fā)生器連接，且通過(guò)第一連接線與所述第一輸入引腳連接，通過(guò)第二連接線與所述第二輸入引腳連接；

所述第一輸入引腳與至少一個(gè)進(jìn)位鏈計(jì)時(shí)通道連接，所述第二輸入引腳與至少一個(gè)進(jìn)位鏈計(jì)時(shí)通道連接；且所述第一輸入引腳連接的進(jìn)位鏈計(jì)時(shí)通道與所述第二輸入引腳連接的進(jìn)位鏈計(jì)時(shí)通道不重合；

所述第一連接線與所述第二連接線的長(zhǎng)度相等。

3.根據(jù)權(quán)利要求2所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述校準(zhǔn)系統(tǒng)還包括第一電阻和第二電阻；

所述第一電阻串聯(lián)在所述第一連接線上，所述第二電阻串聯(lián)在所述第二連接線上。

4.根據(jù)權(quán)利要求2所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述時(shí)鐘發(fā)生器與所述測(cè)試焊盤間通過(guò)同軸線束連接。

5.根據(jù)權(quán)利要求1所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述校準(zhǔn)系統(tǒng)還包括第一輸入引腳和LUT查找表；

所述LUT查找表輸入端的第一引腳與所述時(shí)鐘發(fā)生器的輸出端連接，所述LUT查找表輸入端的第二引腳與所述第一輸入引腳連接；所述LUT查找表的輸出端分別與各個(gè)進(jìn)位鏈計(jì)時(shí)通道連接；所述第一引腳為所述LUT查找表輸入端的任一引腳，所述第二引腳為所述LUT查找表輸入端除所述第一引腳外的任一引腳；

所述校準(zhǔn)模塊用于在計(jì)算從所述第一輸入引腳輸入的輸入信號(hào)在兩個(gè)跳變沿觸發(fā)時(shí)刻的時(shí)間差時(shí)，基于LUT查找表確定所述輸入信號(hào)對(duì)應(yīng)的兩個(gè)進(jìn)位鏈計(jì)時(shí)通道，并采用所述輸入信號(hào)對(duì)應(yīng)的兩個(gè)進(jìn)位鏈計(jì)時(shí)通道間的延遲時(shí)間，對(duì)所述輸入信號(hào)在兩個(gè)跳變沿觸發(fā)時(shí)刻的時(shí)間差進(jìn)行校準(zhǔn)。

6.根據(jù)權(quán)利要求5所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述時(shí)鐘發(fā)生器為混合模式時(shí)鐘管理器。

7.根據(jù)權(quán)利要求5所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述時(shí)鐘發(fā)生器為鎖相環(huán)。

8.根據(jù)權(quán)利要求1至7任一項(xiàng)所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述校準(zhǔn)模塊具體用于：

針對(duì)任兩個(gè)進(jìn)位鏈計(jì)時(shí)通道，計(jì)算該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道獲得的同一周期性信號(hào)的跳變沿觸發(fā)時(shí)刻的差值，得到該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道在多個(gè)跳變沿觸發(fā)時(shí)刻的時(shí)間差；

基于該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道的多個(gè)跳變沿觸發(fā)時(shí)刻的時(shí)間差，得到該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道間的延遲時(shí)間。

9.根據(jù)權(quán)利要求8所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)，其特征在于，所述校準(zhǔn)模塊具體用于：

針對(duì)任兩個(gè)進(jìn)位鏈計(jì)時(shí)通道，從該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道的多個(gè)跳變沿觸發(fā)時(shí)刻的時(shí)間差中去除最大值和最小值，并基于去除最大值和最小值后的該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道的跳變沿觸發(fā)時(shí)刻的時(shí)間差，得到該兩個(gè)進(jìn)位鏈計(jì)時(shí)通道間的延遲時(shí)間。

10.一種雷達(dá)，其特征在于，包括如權(quán)利要求1至9任一項(xiàng)所述的用于對(duì)TDC計(jì)時(shí)通道進(jìn)行延遲校準(zhǔn)的校準(zhǔn)系統(tǒng)。