[發(fā)明專利]芯片測(cè)試方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)

有效

• 申請(qǐng)?zhí)枺?/td>: 202211563713.X
• 申請(qǐng)日: 2022-12-07
• 公開(kāi)（公告）號(hào): CN115629296B
• 公開(kāi)（公告）日: 2023-03-31
• 發(fā)明（設(shè)計(jì)）人: 姜嘉歡;張超;劉世軍;郭建璞;王英華;張磊;呂林君
• 申請(qǐng)（專利權(quán)）人: 中科聲龍科技發(fā)展（北京）有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 北京清亦華知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 季永杰

1.一種芯片測(cè)試方法，其特征在于，所述芯片包括多個(gè)存儲(chǔ)塊，所述芯片測(cè)試方法包括：

對(duì)所述芯片進(jìn)行容量測(cè)試，并獲得所述芯片的容量測(cè)試結(jié)果；

對(duì)通過(guò)所述容量測(cè)試的芯片進(jìn)行第一測(cè)試，獲得第一測(cè)試結(jié)果，其中，所述第一測(cè)試結(jié)果包括所述存儲(chǔ)塊的狀態(tài)信息；

對(duì)于未通過(guò)所述第一測(cè)試的所述芯片，基于所述存儲(chǔ)塊的狀態(tài)信息，確定異常存儲(chǔ)塊；

對(duì)未通過(guò)所述第一測(cè)試的所述芯片，關(guān)閉所述芯片中至少一部分所述異常存儲(chǔ)塊，并進(jìn)行第二測(cè)試，獲得所述第二測(cè)試的結(jié)果；

其中，所述第一測(cè)試包括：對(duì)通過(guò)所述容量測(cè)試的所述芯片進(jìn)行所述第一測(cè)試，并獲得第一拒絕率以及所述芯片的第一測(cè)試時(shí)間；對(duì)所述芯片的第一測(cè)試時(shí)間和所述第一拒絕率進(jìn)行判斷，若所述第一測(cè)試時(shí)間小于或者等于所述第一測(cè)試時(shí)間的閾值且所述第一拒絕率小于或者等于所述第一拒絕率的閾值，則所述芯片通過(guò)所述第一測(cè)試；

所述第二測(cè)試包括：對(duì)未通過(guò)所述第一測(cè)試的所述芯片進(jìn)行所述第二測(cè)試，并獲得第二拒絕率以及所述芯片的第二測(cè)試時(shí)間；對(duì)所述第二測(cè)試時(shí)間和所述第二拒絕率進(jìn)行判斷，若所述第二測(cè)試時(shí)間小于或者等于所述第二測(cè)試時(shí)間的閾值且所述第二拒絕率小于或者等于所述第二拒絕率的閾值，則所述芯片通過(guò)所述第二測(cè)試。

2.根據(jù)權(quán)利要求1所述的芯片測(cè)試方法，其特征在于，所述容量測(cè)試包括：

獲取多個(gè)所述存儲(chǔ)塊的狀態(tài)信息；

基于所述存儲(chǔ)塊的狀態(tài)信息確定所述芯片的存儲(chǔ)容量；

對(duì)所述芯片的存儲(chǔ)容量進(jìn)行判斷，若所述芯片的存儲(chǔ)容量超過(guò)存儲(chǔ)容量的預(yù)定值，則所述芯片通過(guò)所述容量測(cè)試。

3.根據(jù)權(quán)利要求1所述的芯片測(cè)試方法，其特征在于，所述第一測(cè)試還包括：

獲取每個(gè)所述存儲(chǔ)塊的第一測(cè)試時(shí)間，并基于所述存儲(chǔ)塊的第一測(cè)試時(shí)間確定異常的所述存儲(chǔ)塊。

4.一種芯片測(cè)試裝置，其特征在于，所述芯片包括多個(gè)存儲(chǔ)塊，所述芯片測(cè)試裝置包括：

容量測(cè)試模塊，用于對(duì)所述芯片進(jìn)行容量測(cè)試，并獲得所述芯片的容量測(cè)試結(jié)果；

第一測(cè)試模塊，用于對(duì)通過(guò)所述容量測(cè)試的芯片進(jìn)行第一測(cè)試，獲得第一測(cè)試結(jié)果，其中，所述第一測(cè)試結(jié)果包括所述存儲(chǔ)塊的狀態(tài)信息，所述第一測(cè)試包括：對(duì)通過(guò)所述容量測(cè)試的所述芯片進(jìn)行所述第一測(cè)試，并獲得第一拒絕率以及所述芯片的第一測(cè)試時(shí)間；對(duì)所述芯片的第一測(cè)試時(shí)間和所述第一拒絕率進(jìn)行判斷，若所述第一測(cè)試時(shí)間小于或者等于所述第一測(cè)試時(shí)間的閾值且所述第一拒絕率小于或者等于所述第一拒絕率的閾值，則所述芯片通過(guò)所述第一測(cè)試；

異常檢測(cè)模塊，用于對(duì)于未通過(guò)所述第一測(cè)試的所述芯片，基于所述存儲(chǔ)塊的狀態(tài)信息，確定異常存儲(chǔ)塊；

第二測(cè)試模塊，用于對(duì)未通過(guò)所述第一測(cè)試的所述芯片，關(guān)閉所述芯片中至少一部分所述異常存儲(chǔ)塊，并進(jìn)行第二測(cè)試，獲得所述第二測(cè)試的結(jié)果，其中，所述第二測(cè)試包括：對(duì)未通過(guò)所述第一測(cè)試的所述芯片進(jìn)行所述第二測(cè)試，并獲得第二拒絕率以及所述芯片的第二測(cè)試時(shí)間；對(duì)所述第二測(cè)試時(shí)間和所述第二拒絕率進(jìn)行判斷，若所述第二測(cè)試時(shí)間小于或者等于所述第二測(cè)試時(shí)間的閾值且所述第二拒絕率小于或者等于所述第二拒絕率的閾值，則所述芯片通過(guò)所述第二測(cè)試。

5. 一種電子設(shè)備，其特征在于，包括：

處理器，適于執(zhí)行計(jì)算機(jī)程序；以及

計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被所述處理器執(zhí)行時(shí)，實(shí)現(xiàn)如權(quán)利要求1至3中任一項(xiàng)所述的芯片測(cè)試方法。

6.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，用于存儲(chǔ)計(jì)算機(jī)程序，所述計(jì)算機(jī)程序使得計(jì)算機(jī)執(zhí)行如權(quán)利要求1至3中任一項(xiàng)所述的芯片測(cè)試方法。