[發明專利]用于形成半導體器件結構的方法

在審

• 申請號: 202211550439.2
• 申請日: 2022-12-05
• 公開（公告）號: CN116313800A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: B·布里格斯;曾文德;J·博梅爾斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 楊潔;蔡悅

一種用于形成半導體器件結構的方法，該方法包括：在基板上形成層堆疊，層堆疊包括第一半導體材料的犧牲層和第二半導體材料的溝道層，溝道層與犧牲層相交替；在層堆疊上形成多個平行且規則地間隔開的芯線；在芯線的側表面上形成間隔物線，其中間隔物線的寬度使得在形成于相鄰芯線上的間隔物線之間形成間隙；通過在使用芯線和間隔物線作為蝕刻掩模的同時蝕刻層堆疊，來形成延伸穿過層堆疊的第一溝槽；通過用絕緣壁材料填充第一溝槽和間隙，來在第一溝槽和間隙中形成絕緣壁；相對于間隔物線和絕緣壁選擇性地去除芯線；以及通過在使用間隔物線和絕緣壁作為蝕刻掩模的同時蝕刻層堆疊，來形成延伸穿過層堆疊的第二溝槽，從而形成多對鰭結構。

技術領域

本公開涉及用于形成半導體器件結構的方法。

背景技術

現代半導體集成電路技術包括水平溝道晶體管，FinFET是其中一個示例，其柵極橫跨鰭形半導體溝道部分。其他示例包括水平或橫向納米線FET(NWFET)和納米片FET(NSHFET)。這些晶體管結構通常包括源極、漏極、包括沿基板水平延伸的一個或多個納米線或納米片形狀的溝道層的溝道、以及柵極堆疊。在全環繞柵極(GAA)設計中，溝道層可以延伸穿過柵極堆疊，使得柵極堆疊包裹一個或多個溝道部分。

用于水平NWFET或NSHFET器件的制造方法通常可包括圖案化交替的犧牲層和溝道層的半導體層堆疊以形成鰭結構，該鰭結構包括例如納米線或納米片形狀的犧牲層與溝道層的對應層堆疊。鰭結構可經受進一步的器件加工步驟，諸如源極/漏極外延、溝道釋放和柵極堆疊沉積，以形成NSHFET器件的NW。

“叉片(forksheet)”器件是一種設計，允許n型NSHFET和p型NSHFT彼此相鄰設置，每一者都由叉形柵極結構控制并由絕緣壁分隔開。絕緣壁可以在柵極圖案化之前被形成在p型和n型器件區之間。該壁可以將p柵極溝槽與n柵極溝槽分隔開，從而允許更緊密的n到p間隔。

然而，叉片器件的結構在制造期間引入了新的挑戰。例如，絕緣壁的形成使鰭圖案化復雜化。

發明內容

本發明構思的目的是通過提供用于形成半導體器件結構的經改進方法來解決上述制造挑戰中的至少一些。該半導體器件結構可以特別適合于叉片器件。換言之，根據該方法形成的半導體器件結構可以適合作為用于形成叉片器件的方法的前體或中間半導體結構。

根據一方面，提供了一種用于形成半導體器件結構的方法，該方法包括：

在基板上形成層堆疊，層堆疊包括第一半導體材料的犧牲層和第二半導體材料的溝道層，溝道層與犧牲層相交替；

在層堆疊上形成多個平行且規則地間隔開的芯線；

在芯線的側表面上形成間隔物線，其中間隔物線的寬度使得在形成于相鄰芯線上的間隔物線之間形成間隙；

通過在使用芯線和間隔物線作為蝕刻掩模的同時蝕刻層堆疊，來形成延伸穿過層堆疊的第一溝槽；

通過用絕緣壁材料填充第一溝槽和間隙，來在第一溝槽和間隙中形成絕緣壁；

在形成絕緣壁之后，相對于間隔物線和絕緣壁選擇性地去除芯線；以及

在去除芯線之后，通過在使用間隔物線和絕緣壁作為蝕刻掩模的同時蝕刻層堆疊，來形成延伸穿過層堆疊的第二溝槽，從而形成多對鰭結構，每對鰭結構包括由相應絕緣壁分隔開的第一器件層堆疊和第二器件層堆疊。

本發明的方法使得能夠以高精度和高控制度形成具有規則且緊密間隔的多對鰭結構。鰭結構的寬度尺寸可由間隔物線的寬度來控制。絕緣壁的寬度取決于間隔物線之間的間隙的寬度，這可以通過芯線的間隔和間隔物線的寬度來控制。同時，由于用于絕緣壁的第一溝槽與分隔各對鰭結構的第二溝槽是被分開形成的，所以可以單獨地控制絕緣壁的高度和第二溝槽的深度。