[發明專利]用于形成半導體器件結構的方法

在審

• 申請號: 202211550439.2
• 申請日: 2022-12-05
• 公開（公告）號: CN116313800A
• 公開（公告）日: 2023-06-23
• 發明（設計）人: B·布里格斯;曾文德;J·博梅爾斯
• 申請（專利權）人: IMEC非營利協會
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 楊潔;蔡悅

1.一種用于形成半導體器件結構(100)的方法，所述方法包括：

在基板(102)上形成層堆疊(110)，所述層堆疊包括第一半導體材料的犧牲層(114)和第二半導體材料的溝道層(116)，所述溝道層與所述犧牲層相交替；

在所述層堆疊(110)上形成多個平行且規則地間隔開的芯線(120)；

在所述芯線(120)的側表面上形成間隔物線(122)，其中所述間隔物線(122)的寬度使得在形成于相鄰芯線(120)上的間隔物線(122)之間形成間隙(124)；

通過在使用所述芯線(120)和所述間隔物線(122)作為蝕刻掩模的同時蝕刻所述層堆疊(110)，來形成延伸穿過所述層堆疊(110)的第一溝槽(126)；

通過用絕緣壁材料(127)填充所述第一溝槽(126)和所述間隙(124)，來在所述第一溝槽(126)和所述間隙(124)中形成絕緣壁(128)；

在形成所述絕緣壁(128)之后，相對于所述間隔物線(122)和所述絕緣壁(128)選擇性地去除所述芯線(120)；以及

在去除所述芯線(120)之后，通過在使用所述間隔物線(122)和所述絕緣壁(128)作為蝕刻掩模的同時蝕刻所述層堆疊(110)，來形成延伸穿過所述層堆疊(110)的第二溝槽(130)，從而形成多對鰭結構(140)，每對鰭結構包括由相應絕緣壁(128)分隔開的第一器件層堆疊(142)和第二器件層堆疊(144)。

2.根據權利要求1所述的方法，其特征在于，所述第一溝槽(126)被形成為延伸進入所述基板(102)。

3.根據前述權利要求中的任一項所述的方法，其特征在于，所述第二溝槽(130)被形成為延伸進入所述基板(102)。

4.根據前述權利要求中的任一項所述的方法，其特征在于，所述第一溝槽(126)被形成為延伸到所述基板(102)中的第一深度，并且所述第二溝槽(130)被形成為延伸到所述基板(102)中的與所述第一深度不同的第二深度。

5.根據權利要求3-4中的任一項所述的方法，其特征在于，還包括通過在所述第二溝槽(130)中沉積絕緣材料(166)并將所述絕緣材料(164)回蝕到低于每對鰭結構(140)的最底部溝道層的水平，來在所述第二溝槽(130)中形成淺溝槽隔離層(168)。

6.根據前述權利要求中的任一項所述的方法，其特征在于，所述絕緣壁材料(127)是被共形地沉積的，并且所述方法還包括通過在去除所述芯線(120)之前對所述絕緣壁材料(127)進行平坦化和/或回蝕來暴露所述芯線(120)的上表面。

7.根據前述權利要求中的任一項所述的方法，其特征在于，所述第一半導體材料是Si_1-yGe_y，而所述第二半導體材料是Si_1-xGe_x，其中0≤xy。

8.根據前述權利要求中的任一項所述的方法，其特征在于，所述層堆疊(110)還包括在所述犧牲層(114)和所述溝道層(116)下方的第三半導體材料的底部犧牲層(112)，并且所述方法還包括在形成所述第二溝槽(130)之后：

通過選擇性地蝕刻所述第三半導體材料來去除每對鰭結構(140)的第一和第二器件層堆疊(142、144)的底部犧牲層(112)，從而在所述絕緣壁(128)的相對側上在所述第一和第二器件層堆疊(142、144)中形成相應的腔(160)；以及

在所述腔(160)中沉積底部絕緣材料(162)，

其中在所述去除和沉積動作期間，所述第一和第二器件層堆疊(142、144)的犧牲層(114)和溝道層(116)由相應絕緣壁(128)支撐。