[發(fā)明專利]基于二維材料浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)構(gòu)建方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202211538004.6
• 申請(qǐng)日: 2022-12-02
• 公開（公告）號(hào): CN115994568A
• 公開（公告）日: 2023-04-21
• 發(fā)明（設(shè)計(jì)）人: 葉鐳;余翔翔;徐浪浪;鄭恭明;繆向水
• 申請(qǐng)（專利權(quán)）人: 華中科技大學(xué);湖北江城實(shí)驗(yàn)室
• 主分類號(hào): G06N3/065
• 分類號(hào): G06N3/065;G06N3/045
• 代理公司: 武漢華之喻知識(shí)產(chǎn)權(quán)代理有限公司 42267
• 代理人: 廖盈春;曹葆青

本發(fā)明公開了一種基于二維材料浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)構(gòu)建方法，浮柵晶體管具有非易失性，可以實(shí)現(xiàn)信息的長(zhǎng)效、低功耗存儲(chǔ)；采用crossbar陣列構(gòu)建神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，實(shí)現(xiàn)矩陣乘和運(yùn)算；神經(jīng)網(wǎng)絡(luò)層與層之間引入模擬電路，同時(shí)作為連接層、激活函數(shù)和反相器，因此不需要經(jīng)過模數(shù)轉(zhuǎn)換和軟件處理，降低了功耗，同時(shí)間接引入負(fù)權(quán)重，提升了計(jì)算精度。本發(fā)明提供的浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)可以取代傳統(tǒng)的憶阻器陣列加軟件處理模式，實(shí)現(xiàn)了神經(jīng)網(wǎng)絡(luò)全硬件結(jié)構(gòu)設(shè)計(jì)，有望于拓展二維材料半導(dǎo)體器件的大規(guī)模集成與應(yīng)用。

技術(shù)領(lǐng)域

本發(fā)明屬于二維半導(dǎo)體器件領(lǐng)域，更具體地，涉及一種基于二維材料浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)構(gòu)建方法。

背景技術(shù)

人工神經(jīng)網(wǎng)絡(luò)是一種旨在模仿人腦結(jié)構(gòu)及其功能的信息處理系統(tǒng)。目前，使用人工神經(jīng)網(wǎng)絡(luò)方法可以有效地實(shí)現(xiàn)機(jī)器視覺、語音識(shí)別、分析推理等重要功能。傳統(tǒng)的計(jì)算機(jī)都是基于馮諾依曼架構(gòu)，其數(shù)據(jù)存儲(chǔ)與數(shù)據(jù)計(jì)算單元分離。在神經(jīng)網(wǎng)絡(luò)訓(xùn)練和計(jì)算過程中，大量的數(shù)據(jù)流在存儲(chǔ)器與計(jì)算單元間來回傳輸，極大地增加了系統(tǒng)功耗。憶阻器等非易失性新興存儲(chǔ)器件的發(fā)展為非馮諾依曼架構(gòu)的存算一體提供了很好的解決方案。單個(gè)憶阻器的電阻都能通過施加激勵(lì)電壓連續(xù)調(diào)控，更重要的是當(dāng)撤去電壓時(shí)仍能保持電阻不變，因此能夠?qū)崿F(xiàn)數(shù)據(jù)的長(zhǎng)效儲(chǔ)存。此外，將這些憶阻器組織成一個(gè)交叉陣列，利用物理定律，如乘法的歐姆定律和基爾霍夫電流定律可以實(shí)現(xiàn)向量矩陣乘和模擬運(yùn)算，并且不管陣列大小如何，都能在一個(gè)步驟內(nèi)實(shí)現(xiàn)計(jì)算過程。因此，這種存內(nèi)計(jì)算方案能夠避免傳統(tǒng)馮諾依曼體系結(jié)構(gòu)中所要求的數(shù)據(jù)穿梭，從而大大降低了功耗。

雖然憶阻器已成功用于構(gòu)建人工神經(jīng)網(wǎng)絡(luò)，但目前主要用于構(gòu)建單層神經(jīng)網(wǎng)絡(luò)，在多層神經(jīng)網(wǎng)絡(luò)中的隱藏層仍然依賴軟件和數(shù)字處理器實(shí)現(xiàn)。因此，在計(jì)算過程中仍然存在頻繁的模數(shù)轉(zhuǎn)換和數(shù)據(jù)闡述，造成了不必要的能耗。為了提升神經(jīng)網(wǎng)絡(luò)的計(jì)算潛力，有必要構(gòu)建多層全硬件神經(jīng)網(wǎng)絡(luò)，實(shí)現(xiàn)高精度、低功耗的神經(jīng)網(wǎng)絡(luò)計(jì)算。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明提供了一種基于二維材料浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)構(gòu)建方法，旨在利用模擬電路構(gòu)建連接層和激活函數(shù)，實(shí)現(xiàn)全硬件多層神經(jīng)網(wǎng)絡(luò)的構(gòu)建，用于高精度、低功耗神經(jīng)網(wǎng)絡(luò)運(yùn)算。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種基于二維材料浮柵晶體管的存算一體神經(jīng)網(wǎng)絡(luò)構(gòu)建方法，包括如下步驟：

(1)制備神經(jīng)網(wǎng)絡(luò)元件，神經(jīng)網(wǎng)絡(luò)元件為半導(dǎo)體單點(diǎn)器件，各單點(diǎn)器件依據(jù)結(jié)構(gòu)分布從下到上分別為襯底、背柵電極、柵介質(zhì)層、浮柵電極、隧穿層和二維材料層，二維材料上表面對(duì)稱沉積源極和漏極。利用芯片工藝制備神經(jīng)網(wǎng)絡(luò)陣列，神經(jīng)網(wǎng)絡(luò)陣列為半導(dǎo)體單點(diǎn)器件行列分布，每一層漏極共線輸入電壓信號(hào)，用于信號(hào)輸入，每一列源極共線輸出電流信號(hào)，用于信號(hào)輸出。

(2)制備神經(jīng)網(wǎng)絡(luò)連接層和激活函數(shù)，所述連接層和激活函數(shù)為外圍模擬電路，用于電流電壓轉(zhuǎn)換、電壓正負(fù)判定、電壓反相輸出。將待訓(xùn)練的神經(jīng)網(wǎng)絡(luò)權(quán)重信息對(duì)應(yīng)映射為所述crossbar陣列中各單點(diǎn)器件的柵極電壓，通過柵極電壓將各單點(diǎn)器件的電阻調(diào)到對(duì)應(yīng)權(quán)重狀態(tài)所需的電阻大小，結(jié)合第二步中的共線輸出，實(shí)現(xiàn)數(shù)據(jù)計(jì)算。

相比于傳統(tǒng)的單層神經(jīng)網(wǎng)絡(luò)，本發(fā)明提供的神經(jīng)網(wǎng)絡(luò)陣列和模擬電路可用于構(gòu)建多層全硬件神經(jīng)網(wǎng)絡(luò)。模擬電路包括連接層和激活函數(shù)，可以實(shí)現(xiàn)電流電壓轉(zhuǎn)換、電壓正負(fù)判斷以及正負(fù)輸出。處理得到的正負(fù)電壓輸入能夠在下層神經(jīng)網(wǎng)絡(luò)陣列中簡(jiǎn)介實(shí)現(xiàn)正負(fù)權(quán)重。

在其中一個(gè)實(shí)施例中，神經(jīng)網(wǎng)絡(luò)元件和陣列的制備步驟具體為：

(a)在氧化硅襯底上旋涂一層光刻膠，利用光刻機(jī)和掩模版對(duì)第一層光刻膠圖案化，之后利用電子束蒸發(fā)工藝和剝離工藝制備圖案化分布排列的背柵電極。

(b)利用原子力沉積工藝在背柵電極上表面制備一層氧化鉿作為柵介質(zhì)層，之后在柵介質(zhì)層表面旋涂第二光刻膠，再利用光刻機(jī)和掩模版對(duì)第二層光刻膠圖案化，之后利用電子束蒸發(fā)工藝和剝離工藝制備圖案化分布排列的浮柵電極。