[發明專利]基于二維材料浮柵晶體管的存算一體神經網絡構建方法

在審

• 申請號: 202211538004.6
• 申請日: 2022-12-02
• 公開（公告）號: CN115994568A
• 公開（公告）日: 2023-04-21
• 發明（設計）人: 葉鐳;余翔翔;徐浪浪;鄭恭明;繆向水
• 申請（專利權）人: 華中科技大學;湖北江城實驗室
• 主分類號: G06N3/065
• 分類號: G06N3/065;G06N3/045
• 代理公司: 武漢華之喻知識產權代理有限公司 42267
• 代理人: 廖盈春;曹葆青

1.一種基于二維材料浮柵晶體管的存算一體神經網絡構建方法，其特征在于，包括如下步驟：

S1通過在襯底上依次附著背柵電極、柵介質層、浮柵電極、隧穿層和二維材料層，并在上表面沉積源極和漏極，獲得神經網絡元件；

S2通過將所述神經網絡元件進行行列分布獲得神經網絡陣列；

所述神經網絡陣列中每一層漏極共線輸入電壓信號，用于信號輸入，每一列源極共線輸出電流信號，用于信號輸出；

S3通過外圍模擬電路將多個神經網絡陣列連接后形成神經網絡；

所述外圍模擬電路包括連接層、激活函數和反相器，用于實現電流電壓轉換、電壓正負判定和電壓反相輸出。

2.如權利要求1所述的存算一體神經網絡構建方法，其特征在于，在步驟S3之后還包括：

S4將待訓練的神經網絡權重信息對應映射為所述神經網絡陣列中各神經網絡元件的柵極電壓，通過柵極電壓將各神經網絡元件的電阻調到對應權重狀態所需的電阻大小，并結合共線輸出實現數據計算。

3.如權利要求1所述的存算一體神經網絡構建方法，其特征在于，步驟S1具體為：

S11在氧化硅襯底上旋涂一層光刻膠，利用光刻機和掩模版對第一層光刻膠圖案化，并利用電子束蒸發工藝和剝離工藝制備圖案化分布排列的背柵電極；

S12利用原子力沉積工藝在所述背柵電極上表面制備一層氧化鉿作為柵介質層，在柵介質層表面旋涂第二層光刻膠，利用光刻機和掩模版對所述第二層光刻膠圖案化，并利用電子束蒸發工藝和剝離工藝制備圖案化分布排列的浮柵電極；

S13利用原子力沉積工藝在所述浮柵電極上表面制備一層氧化鉿作為隧穿層；

S14利用濕法轉移將化學氣相沉積生長的二維材料單層薄膜轉移至所述隧穿層上表面，并在所述二維材料薄膜上表面旋涂第三層光刻膠，利用光刻機和掩模版對第三層光刻膠圖案化，并利用電子束蒸發工藝和剝離工藝制備分布排列的源電極和漏電極。

4.如權利要求3所述的存算一體神經網絡構建方法，其特征在于，在步驟S14中，利用套刻對準工藝將浮柵電極與源漏電極之間的溝道區域置于同一平面坐標。

5.如權利要求3或4所述的存算一體神經網絡構建方法，其特征在于，所述背柵電極、所述浮柵電極和所述源漏電極的金屬類型均依次為Cr/Au，Pt和Cr/Au。

6.如權利要求3～5任一項所述的存算一體神經網絡構建方法，其特征在于，在步驟S14中，所述二維材料為MoS₂，MoSe₂或WSe₂。

7.如權利要求3～6任一項所述的存算一體神經網絡構建方法，其特征在于，所述隧穿層的厚度為5nm～10nm。

8.如權利要求3～7任一項所述的存算一體神經網絡構建方法，其特征在于，所述柵介質層的厚度為20nm～50nm。

9.如權利要求1～8任一項所述的存算一體神經網絡構建方法，其特征在于，所述外圍模擬電路包括：依次連接的運算放大器、電壓比較電路和電壓反相電路；

所述運算放大器用于將電路信號轉變為電壓信號并傳遞給所述電壓比較電路；每一列輸出的電流經過基爾霍夫電流定律累加求和后作為所述電路信號；

所述電壓比較電路用于判斷電壓正負性，若為正則原位輸出給所述電壓反向電路，若為負則電壓取零后輸出給所述電壓反向電路；

所述電壓反向電路用于將電壓信號對應輸出至下一層神經網絡。

10.一種基于二維材料浮柵晶體管的存算一體神經網絡，其特征在于，采用如權利要求1～9任意一項所述的存算一體神經網絡構建方法獲得。