[發明專利]柵極驅動電路及顯示面板

在審

• 申請號: 202211525806.3
• 申請日: 2022-11-30
• 公開（公告）號: CN115862511A
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 楊澤林;王旭;何孝金
• 申請（專利權）人: TCL華星光電技術有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 倪聰聰

本申請公開了一種柵極驅動電路及顯示面板，該柵極驅動電路包括多個級聯的柵極驅動單元，其中，第N級柵極驅動單元包括上拉模塊、下拉模塊以及上拉控制模塊，通過電連接下拉模塊的控制端與第N+X級掃描線或者第N+X級級聯線，電連接上拉控制模塊的控制端與第N?X+n級掃描線或者第N?X+n級級聯線，下拉模塊的控制端、上拉控制模塊的控制端可以接入非對稱信號，相較于上拉控制模塊的控制端電連接第N?X級級聯線，第N?X+n級掃描線或者第N?X+n級級聯線中傳輸的脈沖到來的更晚，能夠在上拉節點的電位被耦合到最高之前維持穩定。

技術領域

本申請涉及顯示技術領域，具體涉及一種柵極驅動電路及顯示面板。

背景技術

柵極(GOA，Gate Driver on Array)驅動電路一直被廣泛應用于顯示技術領域，然而，柵極驅動電路的上拉節點會出現維持不足的現象，這會影響掃描信號的輸出要求，降低了信賴性，進而降低了顯示面板的顯示效果，影響視覺體驗。

發明內容

本申請提供一種柵極驅動電路及顯示面板，以緩解上拉節點的電位維持不足的技術問題。

第一方面，本申請提供一種柵極驅動電路，該柵極驅動電路包括多個級聯的柵極驅動單元，其中，第N級柵極驅動單元包括上拉模塊、下拉模塊以及上拉控制模塊，上拉模塊的控制端與上拉節點電連接，上拉模塊的輸入端與時鐘線電連接，上拉模塊的第一輸出端與第N級級聯線電連接，上拉模塊的第二輸出端與第N級掃描線電連接；下拉模塊的一端與上拉節點電連接，下拉模塊的另一端與低電位線電連接，下拉模塊的控制端與第N+X級掃描線或者第N+X級級聯線電連接；上拉控制模塊的一端與上拉節點電連接，上拉控制模塊的另一端與傳輸線電連接，上拉控制模塊的控制端與第N-X+n級掃描線或者第N-X+n級級聯線電連接，其中，n為正整數。

在其中一些實施方式中，傳輸線為第N-X+n級掃描線或者第N-X+n級級聯線。

在其中一些實施方式中，上拉控制模塊包括上拉控制晶體管，上拉控制晶體管的源極或者漏極中的一個與上拉節點電連接，上拉控制晶體管的源極或者漏極中的另一個與傳輸線電連接，上拉控制晶體管的柵極與第N-X+n級掃描線或者第N-X+n級級聯線電連接。

在其中一些實施方式中，下拉模塊包括下拉晶體管，下拉晶體管的源極或者漏極中的一個與上拉節點電連接，下拉晶體管的源極或者漏極中的另一個與低電位線電連接，下拉晶體管的柵極與第N+X級掃描線或者第N+X級級聯線電連接。

在其中一些實施方式中，上拉模塊包括上拉晶體管和級聯晶體管，上拉晶體管的源極或者漏極中的一個與時鐘線電連接，上拉晶體管的柵極與上拉節點電連接，上拉晶體管的源極或者漏極中的另一個與第N級掃描線電連接；級聯晶體管的源極或者漏極中的一個與時鐘線電連接，級聯晶體管的柵極與上拉節點電連接，級聯晶體管的源極或者漏極中的另一個與第N級級聯線電連接。

在其中一些實施方式中，柵極驅動電路與M條不同時鐘線電連接，X為M的二分之一，且X、M均為正整數。

在其中一些實施方式中，時鐘線用于傳輸時鐘信號，相鄰的兩個時鐘信號的上升沿之間具有一間隔時間。

在其中一些實施方式中，時鐘線用于傳輸時鐘信號，時鐘信號的占空比大于0且小于50％。

在其中一些實施方式中，時鐘信號的占空比為40％。

第二方面，本申請提供一種顯示面板，該顯示面板包括上述至少一實施方式中的柵極驅動電路。

本申請提供的柵極驅動電路及顯示面板，通過電連接下拉模塊的控制端與第N+X級掃描線或者第N+X級級聯線，電連接上拉控制模塊的控制端與第N-X+n級掃描線或者第N-X+n級級聯線，下拉模塊的控制端、上拉控制模塊的控制端可以接入非對稱信號，相較于上拉控制模塊的控制端電連接第N-X級級聯線，第N-X+n級掃描線或者第N-X+n級級聯線中傳輸的脈沖到來的更晚，能夠在上拉節點的電位被耦合到最高之前維持穩定。