[發(fā)明專利]柵極驅(qū)動電路及顯示面板

在審

• 申請?zhí)枺?/td>: 202211525806.3
• 申請日: 2022-11-30
• 公開（公告）號: CN115862511A
• 公開（公告）日: 2023-03-28
• 發(fā)明（設(shè)計）人: 楊澤林;王旭;何孝金
• 申請（專利權(quán)）人: TCL華星光電技術(shù)有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570
• 代理人: 倪聰聰

1.一種柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動電路包括多個級聯(lián)的柵極驅(qū)動單元，其中，第N級柵極驅(qū)動單元包括：

上拉模塊，所述上拉模塊的控制端與上拉節(jié)點電連接，所述上拉模塊的輸入端與時鐘線電連接，所述上拉模塊的第一輸出端與第N級級聯(lián)線電連接，所述上拉模塊的第二輸出端與第N級掃描線電連接；

下拉模塊，所述下拉模塊的一端與所述上拉節(jié)點電連接，所述下拉模塊的另一端與低電位線電連接，所述下拉模塊的控制端與第N+X級掃描線或者第N+X級級聯(lián)線電連接；

上拉控制模塊，所述上拉控制模塊的一端與所述上拉節(jié)點電連接，所述上拉控制模塊的另一端與傳輸線電連接，所述上拉控制模塊的控制端與第N-X+n級掃描線或者第N-X+n級級聯(lián)線電連接，其中，n為正整數(shù)。

2.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述傳輸線為第N-X+n級掃描線或者第N-X+n級級聯(lián)線。

3.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述上拉控制模塊包括上拉控制晶體管，所述上拉控制晶體管的源極或者漏極中的一個與所述上拉節(jié)點電連接，所述上拉控制晶體管的源極或者漏極中的另一個與所述傳輸線電連接，所述上拉控制晶體管的柵極與第N-X+n級掃描線或者第N-X+n級級聯(lián)線電連接。

4.根據(jù)權(quán)利要求3所述的柵極驅(qū)動電路，其特征在于，所述下拉模塊包括下拉晶體管，所述下拉晶體管的源極或者漏極中的一個與所述上拉節(jié)點電連接，所述下拉晶體管的源極或者漏極中的另一個與所述低電位線電連接，所述下拉晶體管的柵極與第N+X級掃描線或者第N+X級級聯(lián)線電連接。

5.根據(jù)權(quán)利要求4所述的柵極驅(qū)動電路，其特征在于，所述上拉模塊包括：

上拉晶體管，所述上拉晶體管的源極或者漏極中的一個與所述時鐘線電連接，所述上拉晶體管的柵極與所述上拉節(jié)點電連接，所述上拉晶體管的源極或者漏極中的另一個與所述第N級掃描線電連接；

級聯(lián)晶體管，所述級聯(lián)晶體管的源極或者漏極中的一個與所述時鐘線電連接，所述級聯(lián)晶體管的柵極與所述上拉節(jié)點電連接，所述級聯(lián)晶體管的源極或者漏極中的另一個與所述第N級級聯(lián)線電連接。

6.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動電路與M條不同所述時鐘線電連接，X為M的二分之一，且X、M均為正整數(shù)。

7.根據(jù)權(quán)利要求6所述的柵極驅(qū)動電路，其特征在于，所述時鐘線用于傳輸時鐘信號，相鄰的兩個所述時鐘信號的上升沿之間具有一間隔時間。

8.根據(jù)權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述時鐘線用于傳輸時鐘信號，所述時鐘信號的占空比大于0且小于50％。

9.根據(jù)權(quán)利要求8所述的柵極驅(qū)動電路，其特征在于，所述時鐘信號的占空比為40％。

10.一種顯示面板，其特征在于，包括如權(quán)利要求1至8任一項所述的柵極驅(qū)動電路。