[發明專利]MOS器件的制備方法

在審

• 申請號: 202211514669.3
• 申請日: 2022-11-28
• 公開（公告）號: CN116092940A
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 羅軍;孔夢娟;許靜;孫祥烈
• 申請（專利權）人: 中國科學院微電子研究所;廣東省大灣區集成電路與系統應用研究院
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L21/324
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 孫峰芳

本發明提供一種MOS器件的制備方法，包括：提供襯底，襯底上形成有柵區、源/漏區，并在襯底上的介質層中形成有通孔，通孔暴露出源/漏區的表面；對源/漏區進行摻雜；對摻雜后的源/漏區進行氫氣烘烤處理，以使源/漏區表面平整化；在平整化的源/漏區表面形成金屬硅化物。本發明能夠降低源漏接觸電阻。

技術領域

本發明涉及半導體技術領域，尤其涉及一種MOS器件的制備方法。

背景技術

在半導體器件中，包含MOS(金屬-氧化物-半導體)結構的器件，比如MOS器件、CMOS(互補金屬氧化物半導體)器件的應用非常廣泛。

隨著器件尺寸的縮小，尤其進入16/14nm及以下技術節點，源漏區接觸電阻對器件性能的提升起著至關重要的作用。因此，如何降低源漏區接觸電阻是本領域技術人員急需解決的技術問題。

發明內容

為解決上述問題，本發明提供了一種MOS器件的制備方法，能夠得到質量更高的硅化物/襯底界面，進而降低源漏接觸電阻率。

本發明提供一種MOS器件的制備方法，包括：

提供襯底，所述襯底上形成有柵區、源/漏區，并在所述襯底上的介質層中形成有通孔，所述通孔暴露出所述源/漏區的表面；

對所述源/漏區進行摻雜；

對摻雜后的所述源/漏區進行氫氣烘烤處理，以使所述源/漏區表面平整化；

在平整化的所述源/漏區表面形成金屬硅化物。

可選地，所述對所述源/漏區進行摻雜包括：采用離子注入的方式摻雜，或者采用原位摻雜的方式對源漏進行摻雜。

可選地，如果所述MOS器件為NMOS器件，則對所述源/漏區進行N型雜質摻雜；如果所述MOS器件為PMOS器件，則對所述源/漏區進行P型雜質摻雜。

可選地，對摻雜后的所述源/漏區進行氫氣烘烤處理，包括：

將器件置于外延設備中，通入氫氣，具體條件為：真空環境600-900℃，壓強18-22Torr。

可選地，所述方法還包括：

在氫氣烘烤處理之前，對所述源/漏區進行第一熱處理來激活雜質。

可選地，對所述源/漏區進行第一熱處理包括：

使用尖峰退火進行第一熱處理，溫度為1050℃，時間60s。

可選地，所述在平整化的所述源/漏區表面形成金屬硅化物，包括：

沉積金屬層，所述金屬層覆蓋所述通孔的底部和側壁以及所述介質層的表面；

對所述源/漏區進行第二熱處理，使所述金屬層與所述源/漏區表面的材料反應形成金屬硅化物。

可選地，所述金屬層的厚度為5～10nm。

可選地，所述金屬層為Ti、TiN或者Ti與TiN的組合。

可選地，使用快速熱退火或者激光退火對所述源/漏區進行第二熱處理，溫度為400～600℃，時間10～60s。

本發明實施例提供的MOS器件的制備方法，在沉積金屬形成金屬硅化物之前，對摻雜后的源/漏區進行氫氣烘烤處理，使源/漏區表面更加平整，從而得到質量更高的硅化物/襯底界面，從而降低接觸電阻率。本發明工藝簡單，并與CMOS工藝兼容。

附圖說明

圖1為本發明一實施例提供的MOS器件的制備方法的工藝流程示意圖；

圖2至圖5分別示出了本發明一實施例MOS器件的制備方法的各步驟器件結構剖面視圖。

具體實施方式