[發(fā)明專(zhuān)利]一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊在審
| 申請(qǐng)?zhí)枺?/td> | 202211478081.7 | 申請(qǐng)日: | 2022-11-23 |
| 公開(kāi)(公告)號(hào): | CN115811584A | 公開(kāi)(公告)日: | 2023-03-17 |
| 發(fā)明(設(shè)計(jì))人: | 張永康;梁冬生;李翔偉;田雁 | 申請(qǐng)(專(zhuān)利權(quán))人: | 中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所 |
| 主分類(lèi)號(hào): | H04N5/265 | 分類(lèi)號(hào): | H04N5/265;H04N5/278 |
| 代理公司: | 西安智邦專(zhuān)利商標(biāo)代理有限公司 61211 | 代理人: | 汪海艷 |
| 地址: | 710119 陜西省西*** | 國(guó)省代碼: | 陜西;61 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 接收 pal hd sdi cameralink 接口 視頻 圖像 拼接 模塊 | ||
1.一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊,其特征在于:包括FPGA主芯片、分別與FPGA主芯片連接的解碼單元、存儲(chǔ)單元、編碼單元、通訊單元以及外同步單元;
所述外同步單元用于為FPGA主芯片及外部相機(jī)提供外同步信號(hào);
所述通訊單元用于實(shí)現(xiàn)跟蹤設(shè)備與FPGA主芯片、FPGA主芯片與外部相機(jī)之間的相互通訊;
所述存儲(chǔ)單元包括至少兩組與FPGA主芯片連接的存儲(chǔ)模塊,每組存儲(chǔ)模塊包括至少兩個(gè)存儲(chǔ)芯片,兩組存儲(chǔ)模塊形成乒乓存儲(chǔ)結(jié)構(gòu),其中一組至少一個(gè)用于存儲(chǔ)視頻圖像,另一組至少一個(gè)用于讀取視頻圖像;
所述解碼單元包括PAL制解碼芯片、HD-SDI制解碼芯片、cameralink制解碼芯片中的至少一種解碼芯片;每種解碼芯片的數(shù)量為至少兩個(gè),解碼芯片的輸入端與外部相機(jī)連接,輸出端與FPGA主芯片的圖像輸入端連接,用于將解碼后的視頻圖像實(shí)時(shí)發(fā)送給FPGA主芯片;
所述FPGA主芯片用于接收跟蹤設(shè)備發(fā)送的輸入信息指令和解碼后的視頻圖像,以及生成縮放信息與拼接信息,將接收的至少兩組視頻圖像通過(guò)實(shí)時(shí)縮放處理后,分別存儲(chǔ)在不同的存儲(chǔ)模塊的一個(gè)存儲(chǔ)芯片內(nèi),并從該存儲(chǔ)模塊的另外一個(gè)存儲(chǔ)芯片實(shí)時(shí)讀取,將不同存儲(chǔ)模塊讀取的視頻圖像進(jìn)行實(shí)時(shí)拼接處理,再通過(guò)制式轉(zhuǎn)換為一路PAL制視頻圖像和/或HD-SDI視頻圖像實(shí)時(shí)輸出;
所述編碼單元包括第一編碼組,所述第一編碼組內(nèi)編碼芯片的類(lèi)型與FPGA主芯片輸出的視頻圖像類(lèi)型一致,每種編碼芯片的數(shù)量為至少一個(gè),編碼芯片的輸入端與FPGA主芯片的圖像輸出端連接,編碼芯片的輸出端與跟蹤設(shè)備連接,用于將FPGA主芯片輸出視頻圖像編碼后實(shí)時(shí)發(fā)送給跟蹤設(shè)備。
2.根據(jù)權(quán)利要求1所述的一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊,其特征在于:
所述FPGA主芯片采用芯片EP4SGX230FF35I4N;
所述存儲(chǔ)芯片采用芯片MT48LC4M32;
所述PAL制解碼芯片采用芯片ADV7183;
所述HD-SDI制解碼芯片采用芯片GS2971A;
所述cameralink制解碼芯片采用芯片DS90CR288A。
3.根據(jù)權(quán)利要求2所述的一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊,其特征在于:
所述外同步單元包括外同步信號(hào)輸入單元和同步發(fā)生器;
所述外同步信號(hào)輸入單元的輸入端用于接收外部時(shí)統(tǒng)終端發(fā)出的差分信號(hào),外同步信號(hào)輸入單元的輸出端與FPGA主芯片的信號(hào)輸入端連接,F(xiàn)PGA主芯片的信號(hào)輸出端與同步發(fā)生器的輸入連接,同步發(fā)生器的輸出端與外部相機(jī)連接;
外同步信號(hào)輸入單元將接收的外部時(shí)統(tǒng)終端發(fā)出的1Hz和10MHz差分信號(hào)通過(guò)FPGA主芯片發(fā)送給同步發(fā)生器,同步發(fā)生器對(duì)接收的差分信號(hào)進(jìn)行處理,產(chǎn)生LVDS差分信號(hào)和RS485電平差分信號(hào),并發(fā)送給外部相機(jī)。
4.根據(jù)權(quán)利要求3所述的一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊,其特征在于:
所述輸入信息指令包括設(shè)置圖片信息指令、設(shè)置外部相機(jī)參數(shù)指令;所述通訊單元包括網(wǎng)口芯片88E1111和相機(jī)通訊芯片DS90LV019;
所述網(wǎng)口芯片88E1111一端與跟蹤設(shè)備連接,一端與FPGA主芯片連接,相機(jī)通訊芯片DS90LV019一端與外部相機(jī)連接,一端與FPGA主芯片連接;
所述網(wǎng)口芯片88E1111將從跟蹤設(shè)備接收的輸入信息指令發(fā)送給FPGA主芯片,F(xiàn)PGA主芯片將設(shè)置外部相機(jī)參數(shù)指令通過(guò)相機(jī)通訊芯片DS90LV019發(fā)送給外部相機(jī)進(jìn)行處理,并將外部相機(jī)處理后的信息,依次通過(guò)相機(jī)通訊芯片DS90LV019、FPGA主芯片和網(wǎng)口芯片88E1111反饋給跟蹤設(shè)備,以及將FPGA主芯片處理設(shè)置圖片信息指令后獲得縮放信息與拼接信息反饋給跟蹤設(shè)備。
該專(zhuān)利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專(zhuān)利權(quán)人授權(quán)。該專(zhuān)利全部權(quán)利屬于中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所,未經(jīng)中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專(zhuān)利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202211478081.7/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專(zhuān)利網(wǎng)。





