[發明專利]一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊

在審

• 申請號: 202211478081.7
• 申請日: 2022-11-23
• 公開（公告）號: CN115811584A
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 張永康;梁冬生;李翔偉;田雁
• 申請（專利權）人: 中國科學院西安光學精密機械研究所
• 主分類號: H04N5/265
• 分類號: H04N5/265;H04N5/278
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 汪海艷

本發明涉及一種接收PAL、HD?SDI和cameralink接口的視頻圖像拼接模塊，解決現有技術中存在的視頻圖像拼接處理時間長，每秒只能處理幾幀到十幾幀，無法進行實時顯示、無法進行實時精確測量目標的問題；包括FPGA主芯片、分別與FPGA主芯片連接的解碼單元、存儲單元、編碼單元、通訊單元以及外同步單元；存儲單元包括至少兩組與FPGA主芯片連接的存儲模塊，兩組存儲模塊形成乒乓存儲結構；解碼單元包括PAL制解碼芯片、HD?SDI制解碼芯片、cameralink制解碼芯片中的至少一種解碼芯片；編碼單元包括第一編碼組，第一編碼組內編碼芯片的類型與FPGA主芯片輸出的視頻圖像類型一致，編碼芯片的輸出端與跟蹤設備連接，用于將FPGA主芯片輸出視頻圖像編碼后實時發送給跟蹤設備。

技術領域

本發明涉及視頻圖像拼接模塊，具體涉及一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊。

背景技術

由于單個相機的視場范圍有限，不能實時測量大范圍的目標，因此有必要將2個或多個相機的視場拼接起來，滿足大范圍內測量目標的要求。這種技術，可以應用在工業領域，大范圍檢測目標，跟蹤目標，實時安全監控目標姿態等方面應用。利用該項技術，在大視場范圍內，將2個相機或多個相機的同步視頻圖像實時拼接成一路HD-SDI視頻就變得十分必要，這種拼接技術可以滿足在大視場范圍內，實時測量目標的需求。

現有的視頻圖像實時拼接技術存在以下問題：一種是通過多個相機的USB接口，將相機的視頻圖像采集到工業計算機上，運用視頻圖像采集處理軟件進行視頻圖像拼接，往往視頻圖像拼接處理時間長，每秒只能處理幾幀到十幾幀，無法進行實時顯示。而且，使用USB接口，無法給相機視頻提供外同步，無法進行實時精確測量目標。使用該種方法，系統的體積較大，需要依靠工業計算機及windows軟件操作平臺上運行程序才能實時顯示。另一種是，通過多個相機的cameralink接口，將相機的視頻圖像通過多個cameralink視頻采集卡采集到工業計算機上，該采集卡直接插在工業計算機的PCI插槽上，運用視頻圖像采集處理軟件進行視頻圖像拼接，視頻圖像拼接處理時間長，每秒只能處理幾幀到十幾幀，無法進行實時顯示，使用該種方法，系統的體積較大，需要依靠工業計算機及windows操作平臺上運行程序才能實時顯示。

發明內容

本發明的目的是解決現有技術中存在的視頻圖像拼接處理時間長，每秒只能處理幾幀到十幾幀，無法進行實時顯示、無法進行實時精確測量目標的問題，而提供了一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊。

本發明所采用的技術方案是：

一種接收PAL、HD-SDI和cameralink接口的視頻圖像拼接模塊，其特殊之處在于：包括FPGA主芯片、分別與FPGA主芯片連接的解碼單元、存儲單元、編碼單元、通訊單元以及外同步單元；

所述外同步單元用于為FPGA主芯片及外部相機提供外同步信號；

所述通訊單元用于實現跟蹤設備與FPGA主芯片、FPGA主芯片與外部相機之間的相互通訊；

所述存儲單元包括至少兩組與FPGA主芯片連接的存儲模塊，每組存儲模塊包括至少兩個存儲芯片，兩組存儲模塊形成乒乓存儲結構，其中一組至少一個用于存儲視頻圖像，另一組至少一個用于讀取視頻圖像；

所述解碼單元包括PAL制解碼芯片、HD-SDI制解碼芯片、cameralink制解碼芯片中的至少一種解碼芯片；每種解碼芯片的數量為至少兩個，解碼芯片的輸入端與外部相機連接，輸出端與FPGA主芯片的圖像輸入端連接，用于將解碼后的視頻圖像實時發送給FPGA主芯片；