[發明專利]一種具有二階氧化層的SiC MOSFET結構

在審

• 申請號: 202211453931.8
• 申請日: 2022-11-21
• 公開（公告）號: CN115832025A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 伍偉;高崇兵;喻明康
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種具有二階氧化層的SiC MOSFET結構，該結構在常規SiC MOSFET結構的基礎上，在JFET區上方中心處增加氧化層厚度，形成二階氧化層結構。當MOSFET承受超出額定值的反向電壓進入雪崩狀態時，二階氧化層結構可以在不影響器件基本性能的條件下，實現降低JFET區上方縱向電場強度，減少熱空穴注入柵氧化層，提高器件UIS可靠性的效果。

技術領域

本發明涉及半導體領域，具體涉及一種具有二階氧化層的SiC MOSFET結構。

背景技術

SiC MOSFET以其高壓、高頻、低損耗以及高溫等優越性能，顯著提高電力裝置的效率和功率密度，是高功率電子領域的有力競爭者。目前已有多家半導體公司相繼推出商用SiC MOSFET產品并得到廣泛應用，在電動汽車、光伏逆變等領域逐漸開始替代Si基電力電子器件。由于電力電子器件的可靠性會影響整個電力系統的運行，因此當在電力電子器件的使用中，需要平衡好器件的性能與可靠性。在SiC MOSFET的可靠性問題中非鉗位感性負載開關(UIS)是指若回路中存在無二極管鉗位的感性負載，當器件關斷時，電感上可能感生巨大電壓，使得MOSFET進入大電壓與大電流并存的雪崩狀態，直到存儲在電感中的能量通過器件完全泄放。器件在經歷雪崩過程中，器件內部熱激發的空穴極易將在強電場的作用下注入到柵氧化層中，造成器件退化或失效。

發明內容

針對提高SiC MOSFET的UIS可靠性的需求，本發明提供了一種具有二階氧化層的SiC MOSFET結構。

本發明解決上述技術問題所采用的技術方案是：一種具有二階氧化層的SiCMOSFET結構，其元胞結構包括金屬漏極(1)，位于金屬漏極(1)上方的N+襯底(2)和N型漂移區(3)，所述漂移區(3)中設有P阱區(4)及N基區(5)、金屬源極(6)、多晶硅柵極(8)，所述多晶硅柵極下方設有柵氧化層(7)，其特征在于，所述多晶硅柵極(8)底部的柵氧化層結構為二階氧化層(7)。

本發明的技術方案相對常規SiC MOSFET結構增加了JFET區上方中心處的柵氧化層厚度，形成二階柵氧化層結構(7)，當MOSFET承受超出額定值的反向電壓進入雪崩狀態時，增加了厚度的二階柵氧化層結構(7)，可以降低氧化層中的縱向電場強度，減少熱空穴對柵氧化層的注入，提高SiC MOSFET的UIS可靠性。

進一步地所述位于JFET區上方中心處的二階氧化層(7)結構中上方的第二階氧化層的典型寬度為2μm，厚度為100nm。

附圖說明

圖1為本發明的結構示意圖；

圖2為常規SiC MOSFET結構示意圖；

圖3為常規SiC MOSFET與本發明的結構在雪崩過程中的縱向電場強度曲線對比圖。

具體實施方式

下面對本發明的具體實施方式進行描述，以便于本技術領域的技術人員理解本發明，但應該清楚，本發明不限于具體實施方式的范圍，對本技術領域的普通技術人員來講，只要各種變化在所附的權利要求限定和確定的本發明的精神和范圍內，這些變化是顯而易見的，一切利用本發明構思的發明創造均在保護之列。

本發明提出了一種具有二階氧化層的SiC MOSFET結構，其元胞結構如圖1所示，包括金屬漏極(1)，位于金屬漏極(1)上方的N+襯底(2)和N型漂移區(3)，所述漂移區(3)中設有P阱區(4)及N基區(5)、金屬源極(6)、多晶硅柵極(8)，所述多晶硅柵極下方設有柵氧化層(7)，其特征在于，所述多晶硅柵極(8)底部的柵氧化層結構為二階氧化層(7)。

本發明的方案相比于圖2所示的常規SiC MOSFET結構增加了JFET區上方中心處的氧化層厚度，當器件進入雪崩狀態時，更厚的二階氧化層結構，可以降低氧化層下方界面的縱向電場強度，減少熱空穴對柵氧化層的注入。