[發(fā)明專利]一種基于基本門電路的低功耗全加器在審
| 申請?zhí)枺?/td> | 202211423888.0 | 申請日： | 2022-11-15 |
| 公開（公告）號： | CN115658006A | 公開（公告）日： | 2023-01-31 |
| 發(fā)明（設計）人： | 李志恒;楊旸 | 申請（專利權）人： | 李志恒 |
| 主分類號： | G06F7/501 | 分類號： | G06F7/501;H03K19/20 |
| 代理公司： | 濟南千慧專利事務所(普通合伙企業(yè)) 37232 | 代理人： | 邵亞慶 |
| 地址： | 250000 山東省濟南*** | 國省代碼： | 山東;37 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 基于 基本 門電路 功耗 全加器 | ||
1.一種基于基本門電路的低功耗全加器，包括全加器邏輯電路，其特征在于，所述全加器邏輯電路包括第一輸入端(1)、第二輸入端(2)、第三輸入端(3)、第一或門電路(4)、第二或門電路(5)、第三或門電路(6)、第一與門電路(7)、第二與門電路(8)、第三與門電路(9)、第四與門電路(10)、第五與門電路(11)、第一非門電路(12)、第二非門電路(13)、第一輸出端(14)以及第二輸出端(15)；
所述第一或門電路(4)、所述第一與門電路(7)、所述第二與門電路(8)以及所述第一非門電路(12)，構成第一異或門電路；
所述第二或門電路(5)、所述第三與門電路(9)、所述第四與門電路(10)以及所述第二非門電路(13)，構成第二異或門電路；
所述第一輸入端(1)及所述第二輸入端(2)均連接所述第一異或門電路的輸入端；
所述第一異或門電路的輸出端分別連接所述第五與門電路(11)的輸入端以及所述第二異或門電路的輸入端；
所述第五與門電路(11)的輸出端及所述第一與門電路(7)的輸出端均連接所述第三或門電路(6)的輸入端，所述第三或門電路(6)的輸出端連接所述第一輸出端(14)；
所述第三輸入端(3)分別連接所述第五與門電路(11)的輸入端以及所述第二異或門電路的輸入端，所述第二異或門電路的輸出端連接所述第二輸出端(15)；
所述第一輸出端(14)的數學邏輯表達式為：所述第二輸出端(15)的數學邏輯表達式為：
其中，An為二進制加數A的第n位，Bn為二進制被加數B的第n位，Cn為本第n位的進位，Cn-1為第n-1位的進位，Sn為計算結果的第n位。
2.根據權利要求1所述的一種基于基本門電路的低功耗全加器，其特征在于，在所述第一異或門電路中，
所述第一或門電路(4)的輸入端分別連接所述第一輸入端(1)以及所述第二輸入端(2)；
所述第一與門電路(7)的輸入端分別連接所述第一輸入端(1)以及所述第二輸入端(2)；
所述第一與門電路(7)的輸出端連接所述第一非門電路(12)的輸入端；
所述第一或門電路(4)的輸出端以及所述第一非門電路(12)的輸出端均連接所述第二與門電路(8)的輸入端；
所述第二與門電路(8)的輸出端為所述第一異或門電路的輸出端。
3.根據權利要求1所述的一種基于基本門電路的低功耗全加器，其特征在于，在所述第二異或門電路中，
所述第二或門電路(5)的輸入端分別連接所述第三輸入端(1)以及所述第二與門電路(8)的輸出端；
所述第三與門電路(9)的輸入端分別連接所述第三輸入端(1)以及所述第二與門電路(8)的輸出端；
所述第三與門電路(9)的輸出端連接所述第二非門電路(13)的輸入端；
所述第二或門電路(5)的輸出端以及所述第二非門電路(13)的輸出端均連接所述第四與門電路(10)的輸入端；
所述第四與門電路(10)的輸出端為所述第二異或門電路的輸出端。
4.根據權利要求1所述的一種基于基本門電路的低功耗全加器，其特征在于，
所述第一輸入端(1)為加數輸入端，所述第二輸入端(2)為被加數輸入端，所述第三輸入端(3)為低位進位輸入端；
所述第一輸出端(14)為本位進位輸出端，所述第二輸出端(15)為本位和輸出端。
5.根據權利要求4所述的一種基于基本門電路的低功耗全加器，其特征在于，所述第三輸入端(13)與前一位全加器邏輯電路的本位進位輸出端相連，所述第一輸出端(14)與后一位全加器邏輯電路的低位進位輸入端相連，以構成多位全加器邏輯電路。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于李志恒，未經李志恒許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202211423888.0/1.html，轉載請聲明來源鉆瓜專利網。
