[發(fā)明專利]差分接收電路及接口

在審

• 申請(qǐng)?zhí)枺?/td>: 202211412254.5
• 申請(qǐng)日: 2022-11-11
• 公開(kāi)（公告）號(hào): CN115687218A
• 公開(kāi)（公告）日: 2023-02-03
• 發(fā)明（設(shè)計(jì)）人: 黃尊愷;張欣瑤;汪輝;祝永新;汪寧;田犁;張峻愷;馮英奇
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海高等研究院
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40;H03F3/45
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 施婷婷

本發(fā)明提供一種差分接收電路及接口，包括：第一級(jí)放大模塊，其中，第一、二放大單元均包括輸入級(jí)、共柵放大級(jí)及共源放大級(jí)；共柵放大級(jí)的輸入端連接輸入級(jí)的輸出端，輸出端經(jīng)由共源放大級(jí)連接電源電壓；第一放大單元中輸入級(jí)的輸入端連接反相輸入信號(hào)，共源放大級(jí)的輸入端連接正相輸入信號(hào)；第二放大單元中輸入級(jí)的輸入端連接正相輸入信號(hào)，共源放大級(jí)的輸入端連接反相輸入信號(hào)；第一放大單元的輸出端作為第一級(jí)的反相輸出端，第二放大單元的輸出端作為第一級(jí)的正相輸出端；以及第二級(jí)放大模塊，對(duì)第一級(jí)的輸出信號(hào)進(jìn)行差分轉(zhuǎn)單端放大。本發(fā)明具備接收低共模電平差分信號(hào)的能力，對(duì)前一級(jí)電路的加載效應(yīng)影響小，功耗低，結(jié)構(gòu)簡(jiǎn)單，占用面積小，接收速率高。

技術(shù)領(lǐng)域

本發(fā)明涉及信號(hào)傳輸領(lǐng)域，特別是涉及一種差分接收電路及接口。

背景技術(shù)

差分信號(hào)及差分放大電路在模擬電路中有著廣泛的應(yīng)用。和傳統(tǒng)的一根信號(hào)線一根地線的單端信號(hào)相比，差分信號(hào)的兩條傳輸線上都進(jìn)行信號(hào)的傳輸，且兩條信號(hào)線的振幅相同、相位相反，因此具有抗干擾能力強(qiáng)、能有效抑制EMI(electro magneticinterference，電磁干擾)和時(shí)序定位精確等優(yōu)勢(shì)，被廣泛應(yīng)用在各種接口領(lǐng)域。

差分接收電路對(duì)共模輸入信號(hào)有很強(qiáng)的抑制能力，同時(shí)對(duì)差模信號(hào)有一定的放大作用。差分接收電路的結(jié)構(gòu)特征可以抑制由外界條件的變化帶給電路的影響，如溫度噪聲等，差分接收電路通常應(yīng)用在接口的傳輸設(shè)計(jì)中，是決定最高傳輸速率、信號(hào)完整性的關(guān)鍵模塊。對(duì)差分接收電路指標(biāo)的要求有接收速率、共模電壓接收范圍以及功耗等，在MIPI(Mobile Industry Processor Interface，移動(dòng)產(chǎn)業(yè)處理器接口)等領(lǐng)域，差分接收電路的低共模電平接收能力也是一項(xiàng)重要指標(biāo)。

傳統(tǒng)的差分接收電路都需要額外的電流源支路偏置，引起功耗的增加。因此設(shè)計(jì)出一種接收速率高、共模接收范圍大、功耗低的差分接收電路具有重要意義。

應(yīng)該注意，上面對(duì)技術(shù)背景的介紹只是為了方便對(duì)本申請(qǐng)的技術(shù)方案進(jìn)行清楚、完整的說(shuō)明，并方便本領(lǐng)域技術(shù)人員的理解而闡述的。不能僅僅因?yàn)檫@些方案在本申請(qǐng)的背景技術(shù)部分進(jìn)行了闡述而認(rèn)為上述技術(shù)方案為本領(lǐng)域技術(shù)人員所公知。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種差分接收電路及接口，用于解決現(xiàn)有技術(shù)中差分接收電路的接收速率低、共模接收范圍小、功耗高等問(wèn)題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種差分接收電路，所述差分接收電路至少包括：

第一級(jí)放大模塊及第二級(jí)放大模塊；

所述第一級(jí)放大模塊包括構(gòu)成差分結(jié)構(gòu)的第一放大單元及第二放大單元，所述第一放大單元及所述第二放大單元均包括輸入級(jí)、共柵放大級(jí)及共源放大級(jí)；其中，所述共柵放大級(jí)的輸入端連接所述輸入級(jí)的輸出端，輸出端經(jīng)由所述共源放大級(jí)連接電源電壓；所述第一放大單元中輸入級(jí)的輸入端連接反相輸入信號(hào)，共源放大級(jí)的輸入端連接正相輸入信號(hào)；所述第二放大單元中輸入級(jí)的輸入端連接所述正相輸入信號(hào)，共源放大級(jí)的輸入端連接所述反相輸入信號(hào)；所述第一放大單元中共柵放大級(jí)及共源放大級(jí)的連接節(jié)點(diǎn)作為所述第一級(jí)放大模塊的反相輸出端，所述第二放大單元中共柵放大級(jí)及共源放大級(jí)的連接節(jié)點(diǎn)作為所述第一級(jí)放大模塊的正相輸出端；

所述第二級(jí)放大模塊連接于所述第一級(jí)放大模塊的輸出端，對(duì)所述第一級(jí)放大模塊的輸出信號(hào)進(jìn)行放大。

可選地，所述第一放大單元的輸入級(jí)包括第一NMOS管，所述第一NMOS管的源極接收所述反相輸入信號(hào)，柵極連接電源電壓，漏極連接所述第一放大單元的共柵放大級(jí)；所述第二放大單元的輸入級(jí)包括第二NMOS管，所述第二NMOS管的源極接收所述正相輸入信號(hào)，柵極連接電源電壓，漏極連接所述第二放大單元的共柵放大級(jí)。