[發明專利]差分接收電路及接口

在審

• 申請號: 202211412254.5
• 申請日: 2022-11-11
• 公開（公告）號: CN115687218A
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 黃尊愷;張欣瑤;汪輝;祝永新;汪寧;田犁;張峻愷;馮英奇
• 申請（專利權）人: 中國科學院上海高等研究院
• 主分類號: G06F13/40
• 分類號: G06F13/40;H03F3/45
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 施婷婷

1.一種差分接收電路，其特征在于，所述差分接收電路至少包括：

第一級放大模塊及第二級放大模塊；

所述第一級放大模塊包括構成差分結構的第一放大單元及第二放大單元，所述第一放大單元及所述第二放大單元均包括輸入級、共柵放大級及共源放大級；其中，所述共柵放大級的輸入端連接所述輸入級的輸出端，輸出端經由所述共源放大級連接電源電壓；所述第一放大單元中輸入級的輸入端連接反相輸入信號，共源放大級的輸入端連接正相輸入信號；所述第二放大單元中輸入級的輸入端連接所述正相輸入信號，共源放大級的輸入端連接所述反相輸入信號；所述第一放大單元中共柵放大級及共源放大級的連接節點作為所述第一級放大模塊的反相輸出端，所述第二放大單元中共柵放大級及共源放大級的連接節點作為所述第一級放大模塊的正相輸出端；

所述第二級放大模塊連接于所述第一級放大模塊的輸出端，對所述第一級放大模塊的輸出信號進行放大。

2.根據權利要求1所述的差分接收電路，其特征在于：所述第一放大單元的輸入級包括第一NMOS管，所述第一NMOS管的源極接收所述反相輸入信號，柵極連接電源電壓，漏極連接所述第一放大單元的共柵放大級；所述第二放大單元的輸入級包括第二NMOS管，所述第二NMOS管的源極接收所述正相輸入信號，柵極連接電源電壓，漏極連接所述第二放大單元的共柵放大級。

3.根據權利要求2所述的差分接收電路，其特征在于：所述第一放大單元的共柵放大級包括第三NMOS管，所述第三NMOS管的源極連接所述第一放大單元的輸入級，柵極連接電源電壓，漏極連接所述第一放大單元的共源放大極；所述第二放大單元的共柵放大級包括第四NMOS管，所述第四NMOS管的源極連接所述第二放大單元的輸入級，柵極連接電源電壓，漏極連接所述第二放大單元的共源放大極。

4.根據權利要求3所述的差分接收電路，其特征在于：所述第一放大單元的共源放大級包括第一PMOS管，所述第一PMOS管的源極連接電源電壓，柵極連接所述正相輸入信號，漏極連接所述第一放大單元的共柵放大級；所述第二放大單元的共源放大級包括第二PMOS管，所述第二PMOS管的源極連接電源電壓，柵極連接所述反相輸入信號，漏極連接所述第二放大單元的共柵放大級。

5.根據權利要求1所述的差分接收電路，其特征在于：所述第二級放大模塊為差分轉單端放大電路。

6.根據權利要求1或5所述的差分接收電路，其特征在于：所述第二級放大模塊的負載為電流源。

7.根據權利要求6所述的差分接收電路，其特征在于：所述第二級放大模塊包括第五NMOS管、第六NMOS管、第三PMOS管及第四PMOS管；所述第五NMOS管的源極接地，柵極連接所述第一級放大模塊的正相輸出端，漏極連接所述第三PMOS管的漏極和柵極；所述第三PMOS管的源極連接電源電壓；所述第六NMOS管的源極接地，柵極連接所述第一級放大模塊的反相輸出端，漏極連接所述第四PMOS管的漏極并作為所述差分接收電路的輸出端；所述第四PMOS管的柵極連接所述第三PMOS管的柵極，源極連接電源電壓。

8.一種接口，其特征在于，所述接口至少包括如權利要求1-7任意一項所述的差分接收電路。

9.根據權利要求8所述的接口，其特征在于：所述接口的傳輸協議為MIPI、USB、以太網、PCI-E、SATA、RS485、RS422、HDMI、LVDS或CAN。