[發明專利]一種半導體介質層結構及制作方法

在審

• 申請號: 202211399824.1
• 申請日: 2022-11-09
• 公開（公告）號: CN115579401A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 李杰英;單亞東;胡丹;謝剛
• 申請（專利權）人: 廣微集成技術（深圳）有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06;H01L21/329
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 王暄

1.一種半導體介質層結構，其特征在于，所述半導體介質層結構包括半導體襯底，所述半導體襯底表面設有外延層，所述外延層設有多個溝槽，所述外延層表面設有熱氧化層，所述溝槽內填充有原位摻雜多晶硅，所述原位摻雜多晶硅與溝槽之間形成有柵氧化層，所述溝槽相鄰的熱氧化層表面設有氮化硅層，所述溝槽內多晶硅的填充高度落于半導體界面上方的200～400nm范圍內，所述氮化硅層表面設有第一淀積氧化層，所述第一淀積氧化層表面設有第二淀積氧化層，所述第二淀積氧化層以及所述氮化硅層以及所述熱氧化層的一部分鏤空形成接觸孔，所述接觸孔側壁附著有所述第一淀積氧化層，所述接觸孔內的底端延伸至所述外延層表面，使所述外延層裸露，且所述接觸孔底部內的底端邊緣延伸至所述原位摻雜多晶硅，露出所述溝槽內壁的柵氧化層，所述第二淀積氧化層和柵氧化層共同形成所述原位摻雜多晶硅的側墻結構。

2.根據權利要求1所述的半導體介質層結構，其特征在于，所述熱氧化層的厚度為27～33nm。

3.根據權利要求1所述的半導體介質層結構，其特征在于，所述氮化硅層的厚度不低于500nm。

4.根據權利要求1所述的半導體介質層結構，其特征在于，所述第一淀積氧化層的厚度為360～440nm。

5.根據權利要求1所述的半導體介質層結構，其特征在于，所述第二淀積氧化層的厚度為180～220nm。

6.一種如權利要求1-5任一項所述的半導體介質層結構的制作方法，其特征在于，所述制作方法包括：

步驟一、在半導體的外延層上生長熱氧化層，再在所述熱氧化層的表面淀積氮化硅層；

步驟二、通過刻蝕工藝在所述熱氧化層和氮化硅層上刻蝕出溝槽的窗口；

步驟三、利用所述窗口在所述外延層上刻蝕溝槽，在每一所述溝槽內壁生成熱氧化層作為柵氧化層；

步驟四、淀積原位摻雜多晶硅，并對其進行回刻，使原位摻雜多晶硅界面落在半導體界面以上的200～400nm范圍內；

步驟五、在所述氮化硅層和回刻結束后的原位摻雜多晶硅的表面進行淀積，生成第一淀積氧化層；

步驟六、在所述第一淀積氧化層表面進行光刻膠涂布及光刻，形成的光刻膠圖形作為接觸孔刻蝕的掩蔽層；

步驟七、基于所述光刻膠圖形，通過干法刻蝕對相應位置的所述第一淀積氧化層進行刻蝕，直至露出所述氮化硅層和原位摻雜多晶硅，形成接觸孔；

步驟八、將光刻膠去除干凈，對接觸孔內裸露的所述氮化硅層進行腐蝕，直至接觸孔內裸露的所述氮化硅層腐蝕干凈；

步驟九、在所述第一淀積氧化層和接觸孔內裸露的所述原位摻雜多晶硅的表面進行淀積，生成第二淀積氧化層；

步驟十、對所述第二淀積氧化層進行刻蝕，刻蝕量控制在330±30nm，刻蝕后剩余的所述第二淀積氧化層和柵氧化層共同形成所述原位摻雜多晶硅的側墻結構，得到半導體介質層結構。

7.根據權利要求6所述的半導體介質層結構的制作方法，其特征在于，所述通過干法刻蝕對相應位置的所述第一淀積氧化層進行刻蝕，直至露出氮化硅層和原位摻雜多晶硅之后，還包括：

對所述第一淀積氧化層進行濕法腐蝕，直至所述接觸孔內的第一淀積氧化層腐蝕干凈。

8.根據權利要求6所述的半導體介質層結構的制作方法，其特征在于，通過濕法腐蝕對接觸孔內裸露的所述氮化硅層進行腐蝕。

9.根據權利要求8所述的半導體介質層結構的制作方法，其特征在于，通過磷酸對接觸孔內裸露的所述氮化硅層進行濕法腐蝕。

10.根據權利要求6所述的半導體介質層結構的制作方法，其特征在于，通過干法刻蝕對所述第二淀積氧化層進行刻蝕。