[發(fā)明專利]一種正弦電壓信號的峰值調(diào)節(jié)方法及裝置

在審

• 申請?zhí)枺?/td>: 202211375859.1
• 申請日: 2022-11-04
• 公開（公告）號: CN115902361A
• 公開（公告）日: 2023-04-04
• 發(fā)明（設計）人: 孫軍
• 申請（專利權(quán)）人: 深鈦智能科技（蘇州）有限公司
• 主分類號: G01R19/165
• 分類號: G01R19/165
• 代理公司: 深圳天融專利代理事務所(普通合伙) 44628
• 代理人: 韋靜靜

本發(fā)明提供一種正弦電壓信號的峰值調(diào)節(jié)方法及裝置，屬于脈沖技術(shù)領(lǐng)域，方法包括如下步驟：步驟A、DDS模塊輸出初始信號，DAC模塊根據(jù)該初始信號得到正弦電壓波形；步驟B、正弦電壓波形經(jīng)濾波模塊后，由高速采樣模塊進行采樣后進入傅里葉模塊，得到采樣數(shù)據(jù)的有效值；步驟C、計算轉(zhuǎn)換模塊根據(jù)有效值計算正弦電壓波形的峰值，并對該峰值進行轉(zhuǎn)換得到轉(zhuǎn)換值；步驟D、將轉(zhuǎn)換值轉(zhuǎn)化為模擬量；步驟E、利用反饋模塊將模擬量與DAC模塊的設定輸出電壓峰值進行差分比較，并將比較結(jié)果輸入DAC模塊以調(diào)整其基準電壓。本發(fā)明能夠自動調(diào)整正弦電壓信號的峰值，提高效率，且提高正弦電壓信號峰峰值精度在整個帶寬范圍內(nèi)的線性度。

技術(shù)領(lǐng)域

本發(fā)明涉及一種正弦電壓信號的峰值調(diào)節(jié)方法及裝置。

背景技術(shù)

正弦波信號發(fā)生模塊廣泛應用于各種設備的測量場合，比如：運放的電源抑制比測量、運放的總諧波失真測量等等，主要作為被測電路或被測模塊的激勵源使用；由上述的應用場合可以看出，使用時對正弦波信號發(fā)生模塊的輸出波形峰峰值要求很嚴格，提高正弦波信號發(fā)生模塊的輸出波形峰峰值的精度，成了正弦波信號發(fā)生模塊的主要任務。

現(xiàn)有技術(shù)中，對正弦波輸出波形峰峰值的調(diào)節(jié)主要是開環(huán)調(diào)節(jié)，即讓正弦波信號發(fā)生模塊生成固定峰峰值的輸出波形，在正弦波信號發(fā)生模塊的輸出端測量此輸出波形的峰峰值，計算出偏差，然后手工調(diào)節(jié)或在控制程序中加入補償，以實現(xiàn)對正弦波信號發(fā)生模塊的輸出波形峰峰值的調(diào)節(jié)。但這種方法存在兩個明顯的缺點：一是，手工調(diào)節(jié)很麻煩，特別是在應用現(xiàn)場，嚴重影響效率；二是，只能對某些固定頻率點峰峰值精度進行補償，在整個帶寬范圍內(nèi)正弦波信號發(fā)生模塊的輸出信號峰峰值精度的線性度不高。

發(fā)明內(nèi)容

本發(fā)明提出一種正弦電壓信號的峰值調(diào)節(jié)方法及裝置，能夠自動調(diào)整正弦電壓信號的峰值，大大提高效率，且能夠提高正弦電壓信號峰峰值精度在整個帶寬范圍內(nèi)的線性度。

本發(fā)明通過以下技術(shù)方案實現(xiàn)：

一種正弦電壓信號的峰值調(diào)節(jié)方法，包括如下步驟：

步驟A、由FPGA實現(xiàn)的DDS模塊根據(jù)頻率和相位要求輸出初始信號，DAC模塊根據(jù)該初始信號得到正弦電壓波形；

步驟B、步驟A中的正弦電壓波形經(jīng)濾波模塊后，由高速采樣模塊進行采樣，并將采樣數(shù)據(jù)送入由FPGA實現(xiàn)的傅里葉模塊，得到采樣數(shù)據(jù)的有效值；

步驟C、由FPGA實現(xiàn)的計算轉(zhuǎn)換模塊根據(jù)步驟B中的有效值計算正弦電壓波形的峰值，并對該峰值進行轉(zhuǎn)換，得到轉(zhuǎn)換值；

步驟D、將步驟C中的轉(zhuǎn)換值輸入第一AD9764芯片以將該轉(zhuǎn)換值轉(zhuǎn)化為模擬量；

步驟E、利用反饋模塊將步驟D中的模擬量與DAC模塊的設定輸出電壓峰值進行差分比較，并將比較結(jié)果輸入DAC模塊以調(diào)整其基準電壓，進而調(diào)整其輸出的正弦電壓輸出波形的峰值。

進一步的，所述步驟A中，所述DDS模塊由FPGA中提供DDS功能的IP核實現(xiàn)，所述DAC模塊采用第二AD9764芯片。

進一步的，所述步驟B中，所述高速采樣模塊采用AD9254芯片。

進一步的，所述傅里葉模塊由FPGA中提供FFT功能的IP核實現(xiàn)。

進一步的，所述C中，所述轉(zhuǎn)換值與DAC模塊的輸出電流I_out有關(guān)，輸出電流I_out由如下公式設置其中，V_VREFIO為DAC模塊的VREFIO端電壓，R_SET為DAC模塊的外部基準電阻，k為系數(shù)。

進一步的，所述步驟E中，所述反饋模塊包括減法電路、反相電路和積分電路，所述步驟D中的模擬量與設定輸出電壓峰值作為減法電路的輸入，減法電路的輸出作為反相電路的輸入，反相電路的輸出作為積分電路的輸入，積分電路的輸出作為DAC模塊的基準電壓。