[發明專利]降低半導體器件閂鎖效應的絕緣結構及其制備方法

在審

• 申請號: 202211360669.2
• 申請日: 2022-11-02
• 公開（公告）號: CN115513205A
• 公開（公告）日: 2022-12-23
• 發明（設計）人: 湯鈺;葉甜春;陳少民;李彬鴻;蘇炳熏
• 申請（專利權）人: 銳立平芯微電子（廣州）有限責任公司;廣東省大灣區集成電路與系統應用研究院
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 無錫市匯誠永信專利代理事務所(普通合伙) 32260
• 代理人: 葛莉華

1.一種降低半導體器件閂鎖效應的絕緣結構，將該絕緣結構應用于芯片中，所述芯片包括基板、分布于基板的至少兩個半導體器件，所述半導體器件均包括井區或擴散區、分布于井區或擴散區的介電區，所述介電區均包括柵極區、分布于柵極區兩側的源漏極區；相鄰半導體器件的電壓不同，其特征在于，相鄰半導體器件之間通過絕緣層分隔：所述絕緣層設置于相鄰所述半導體器件的井區或擴散區之間，且相鄰半導體器件的井區或擴散區分別位于絕緣層的上表面、下表面。

2.根據權利要求1所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，相鄰兩個半導體器件分別為第一半導體器件、第二半導體器件，所述第一半導體器件包括第一井區、分布于第一井區的第一介電區，所述第二半導體器件包括第二井區、分布于第二井區的第二介電區，所述第一井區與所述第二井區的電壓不同，所述絕緣層設置于所述第一井區與所述第二井區之間。

3.根據權利要求2所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，所述絕緣層為U形結構或條狀結構。

4.根據權利要求3所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，所述第一介電區分布于所述第一井區的一側，所述絕緣層分布于所述第一井區的另一側頂端；若所述絕緣層為U形結構，則所述第二井區分布于所述U形結構的凹槽內，若所述絕緣層為條狀結構，則所述絕緣層的底端與所述第一井區的另一側頂端連接，所述第二井區及所述第二介電區分布于所述絕緣層的頂端。

5.根據權利要求4所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，U型結構絕緣層的側部頂端端面凸出于第二半導體器件源漏極區的上表面。

6.根據權利要求5所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，所述第一半導體器件為低壓半導體器件，所述第二半導體器件為高壓半導體器件，或所述第一半導體器件為高壓半導體器件，所述第二半導體器件為低壓半導體器件。

7.根據權利要求6所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，所述低壓半導體器件的工作電壓大于等于0.7V且小于等于1.8V，所述高壓半導體器件的工作電壓大于等于10V且小于等于100V；所述低壓半導體器件的第一井區的電壓值小于等于1.8V，所述高壓半導體器件的第二井區的電壓值大于等于10V且小于等于100V。

8.根據權利要求1或7所述的降低半導體器件閂鎖效應的絕緣結構，其特征在于，所述絕緣層的最小厚度為2.5um。

9.一種絕緣結構制備方法，該方法用于制備權利要求1或8所述的絕緣結構，其特征在于，該方法的步驟為：S1、提供一基板；

S2、在所述基板上依次制備第一井區、絕緣層、第二井區，其中，所述絕緣層通過選擇性硅氧化工藝獲得，所述第一井區、第二井區均采用離子注入工藝制備獲得，所述第一井區、第二井區摻雜的離子濃度不同；

S3，在第一井區、第二井區分別制備柵極區、源漏極區。

10.根據權利要求9所述的絕緣結構制備方法，其特征在于，所述絕緣層為U型結構，步驟S2中，依次制備U型結構的絕緣層、第二井區具體步驟包括：

S21、在所述基板上方依次制備絕緣層、第二井區、掩膜版，使所述絕緣層覆蓋于所述基板的上表面，使所述第一井區覆蓋于所述絕緣層的上表面，使所述掩膜版覆蓋于所述第二井區的上方；

S22、在所述掩膜版的上表面設置第一光罩，所述第一光罩的中部開有通孔；基于所述第一光罩，采用光刻刻蝕工藝對所述第二井區的中部進行刻蝕，獲得第一刻蝕槽；

S23、清除所述第一光罩后，在所述第一刻蝕槽內填充填充物，并使所述填充物覆蓋于所述掩膜版的上表面，所述填充物的材質與所述絕緣層的材質相同；

S24、平坦化所述填充物，使所述填充物的上表面與所述掩膜版的上表面齊平；

S25、以所述第一刻蝕槽的豎向中心線為軸將所述基板劃分為兩個區域：第一區域、第二區域，在所述第一區域的上表面設置第二光罩；

S26、依次清除所述第二區域上方的所述掩膜版、第一井區或第二井區；

S27、采用光刻刻蝕工藝對所述第二區域的絕緣層進行刻蝕，將所述第二區域的絕緣層清除；

S28、依次清除所述第一區域上方的第二光罩、掩膜版，獲得所述U型結構絕緣層。