[發明專利]背照式圖像傳感器及其制作方法

有效

• 申請號: 202211341581.6
• 申請日: 2022-10-31
• 公開（公告）號: CN115411061B
• 公開（公告）日: 2023-02-07
• 發明（設計）人: 陳維邦;鄭志成
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 顧丹麗

本發明提供一種背照式圖像傳感器及其制作方法。所述制作方法包括：提供基底，基底中形成有間隔分布的多個像素單元，至少部分像素單元的尺寸與其余像素單元的尺寸不同；在基底的背面上形成多個芯模結構；在多個芯模結構的側壁形成多個側墻，去除多個芯模結構，其中，側墻之間具有多個開口，至少部分開口的寬度大于其余開口的寬度；以側墻為掩模刻蝕基底，在基底中形成多個深溝槽。如此，能夠在多個像素單元之間的基底中形成尺寸不同的深溝槽隔離結構，以滿足先進制程中尺寸不完全相同的多個像素單元之間不同的隔離需求。所述背照式圖像傳感器利用上述的背照式圖像傳感器的制作方法制成。

技術領域

本發明涉及半導體技術領域，特別涉及一種背照式圖像傳感器及其制作方法。

背景技術

背照式圖像傳感器將感光層的元件（例如微透鏡和光電二極管）設置在基底的背面一側，并讓光能從基底背面直射進去，避免了前照式圖像傳感器結構中光線會受到微透鏡和光電二極管之間的電路和晶體管的影響，從而顯著的提高了光的效能，大大改善了圖像傳感器在低光照條件下的感光效果。

CMOS背照式圖像傳感器包括多個光電二極管和位于光電二極管之間的深溝槽隔離結構（DTI）。在CMOS背照式圖像傳感器的先進制程中，多個光電二極管之間的深溝槽隔離結構的尺寸通常相同，如此并不能滿足背照式圖像傳感器中多個光電二極管之間不同的隔離需求。

發明內容

本發明提供一種背照式圖像傳感器及其制作方法，能夠滿足先進制程中背照式圖像傳感器中多個像素單元之間不同的隔離需求。

為了實現上述目的，本發明一方面提供一種背照式圖像傳感器的制作方法。所述制作方法包括：提供基底，所述基底中形成有間隔分布的多個像素單元，至少部分所述像素單元的尺寸與其余所述像素單元的尺寸不同，所述基底具有相對的正面和背面；在所述基底的背面上形成多個芯模結構；在所述多個芯模結構的側壁形成多個側墻，去除所述多個芯模結構，其中，所述側墻之間具有多個開口，至少部分所述開口的寬度大于其余所述開口的寬度，每個所述開口對應于相鄰兩個所述像素單元之間的基底或對應于所述像素單元側邊的基底；以所述側墻為掩模刻蝕所述基底，在所述基底中形成多個深溝槽。

可選的，所述多個像素單元包括第一像素單元和第二像素單元，所述第一像素單元的寬度小于所述第二像素單元的寬度；相鄰兩個第一像素單元之間的深溝槽的開口寬度小于相鄰的第一像素單元和第二像素單元之間的深溝槽的開口寬度，且相鄰的第一像素單元和第二像素單元之間的深溝槽的開口寬度小于相鄰兩個第二像素單元之間的深溝槽的開口寬度。

可選的，在所述基底的背面上形成多個芯模結構的方法包括：在所述基底的背面上形成芯模材料層；在所述芯模材料層上形成圖形化的第一掩模層，以所述圖形化的第一掩模層為掩模，刻蝕所述芯模材料層，形成所述多個芯模結構；以及去除所述圖形化的第一掩模層。

可選的，在所述多個芯模結構的側壁形成多個側墻的方法包括：在所述基底上形成側墻材料層，所述側墻材料層覆蓋所述多個芯模結構的側壁和頂面以及覆蓋所述多個芯模結構之間的基底表面；以及去除所述多個芯模結構頂面上的側墻材料層和所述基底表面上的部分側墻材料層，保留所述多個芯模結構側壁上的側墻材料層作為所述側墻。

可選的，所述多個芯模結構之間的間距相等；所述制作方法包括：所述去除所述多個芯模結構之后、所述以所述側墻為掩模刻蝕所述基底之前，去除部分數量的所述側墻，使得所述側墻之間的多個所述開口中，至少部分所述開口的寬度大于其余所述開口的寬度。

可選的，去除部分數量的所述側墻的方法包括：在所述基底上形成圖形化的第二掩模層，所述圖形化的第二掩模層露出部分數量的所述側墻且覆蓋其余的所述側墻；以及以所述圖形化的第二掩模層為掩模，刻蝕去除部分數量的所述側墻，去除所述圖形化的第二掩膜層。

可選的，去除部分數量的所述側墻之后，保留的所述側墻覆蓋所述多個像素單元；所述側墻的寬度大于或等于所述多個像素單元中最大的像素單元的寬度。