[發(fā)明專利]一種基于FPGA的DDR3高分辨粒度讀寫方法

在審

• 申請?zhí)枺?/td>: 202211324321.8
• 申請日: 2022-10-27
• 公開（公告）號: CN115563035A
• 公開（公告）日: 2023-01-03
• 發(fā)明（設(shè)計）人: 張超;鄧耀輝;曹紹峰;譚曉峰;黃亮
• 申請（專利權(quán)）人: 成都玖錦科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/40
• 代理公司: 成都坤倫厚樸專利代理事務(wù)所(普通合伙) 51247
• 代理人: 李紅靈

本發(fā)明提供了一種基于FPGA的DDR3高分辨粒度讀寫方法，應(yīng)用于FPGA模塊構(gòu)成的系統(tǒng)，系統(tǒng)包括上位機和FPGA模塊，F(xiàn)PGA模塊包括DDR3緩存模塊、控制模塊以及讀、寫數(shù)據(jù)模塊；方法包括S1：上位機通過PCIE設(shè)置下發(fā)指令；S2：FPGA模塊接收PCIE下發(fā)的波形文件數(shù)據(jù)，產(chǎn)生讀命令讀取數(shù)據(jù)，并判斷接收的數(shù)據(jù)值大小，并對數(shù)據(jù)進行拼接處理；S3：基于用戶指令產(chǎn)生寫命令，將拼成512bits位寬的數(shù)據(jù)送入DDR3緩存模塊；S4：回讀數(shù)據(jù)，并將數(shù)據(jù)傳輸至DAC模塊中，輸出有效數(shù)據(jù)。實現(xiàn)了基于FPGA的多用戶高分辨粒度的數(shù)據(jù)讀寫。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號處理技術(shù)領(lǐng)域，特別涉及一種基于FPGA的DDR3高分辨粒度讀寫方法。

背景技術(shù)

基于FPGA的讀寫過程，主要是上位機產(chǎn)生多個通道的波形文件，然后將波形文件下發(fā)至信號處理板的DDR中再從DDR中讀出數(shù)據(jù)給各個DAC模塊產(chǎn)生多路的模擬信號，由于DDR的效率問題所以在操作都有突發(fā)長度要求，xilinx的MIG模塊要求突發(fā)地址長度為8，即要求每次讀寫數(shù)據(jù)長度為512bits。

上位機產(chǎn)生的波形的文件是根據(jù)實際的應(yīng)用環(huán)境要求來產(chǎn)生的，文件大小的最小單位為1個采樣點，復(fù)數(shù)IQ信號總共32bits，所以產(chǎn)生的文件大小總會是32bits的整數(shù)倍，這就要求我們在對DDR讀寫操作時要做到以32bits為最小單位，因而需要一種實現(xiàn)多用戶和高分辨粒度的讀寫方法。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明提供了一種基于FPGA的DDR3高分辨粒度讀寫方法，基于數(shù)據(jù)長度通過對讀取數(shù)據(jù)的拼接，之后通過回讀數(shù)據(jù)去除無效數(shù)據(jù)，實現(xiàn)基于FPGA的高分辨粒度的讀寫。

本發(fā)明提供了一種基于FPGA的DDR3高分辨粒度讀寫方法，應(yīng)用于FPGA模塊構(gòu)成的系統(tǒng)，系統(tǒng)包括上位機和FPGA模塊，F(xiàn)PGA模塊包括DDR3緩存模塊、控制模塊以及讀、寫數(shù)據(jù)模塊；

S1：所述上位機通過PCIE設(shè)置下發(fā)指令；

所述下發(fā)指令包括通道號、起始地址以及數(shù)據(jù)長度；

S2：所述FPGA模塊接收PCIE下發(fā)的波形文件數(shù)據(jù)，產(chǎn)生讀命令讀取數(shù)據(jù)，并判斷接收的數(shù)據(jù)值大小，并對數(shù)據(jù)進行拼接處理；

S3：基于用戶指令產(chǎn)生寫命令，將拼成512bits位寬的數(shù)據(jù)送入DDR3緩存模塊；

S4：回讀數(shù)據(jù)，并將數(shù)據(jù)傳輸至DAC模塊中，輸出有效數(shù)據(jù)。

進一步的，讀取數(shù)據(jù)時采樣粒度為8bit、16bit和32bit。

進一步的，步驟S2中，如果有值等于-2ⁿ時，則將該值更改為-2ⁿ+1，同時將接收的數(shù)據(jù)拼成512bit位寬數(shù)據(jù)，n表示采樣粒度。

進一步的，所述數(shù)據(jù)拼接，若最后剩余的數(shù)據(jù)不足512bits位寬時，使用-2ⁿ補齊512bits。

進一步的，讀數(shù)據(jù)時，通過PCIE設(shè)置回讀指令，所述回讀指令的設(shè)置，包含設(shè)置通道使能和回讀使能。

進一步的，步驟S4中，回讀數(shù)據(jù)送至DAC模塊，當(dāng)檢測當(dāng)數(shù)據(jù)為-2ⁿ時，判定為無效信號，將信號舍棄，n表示采樣粒度。

本發(fā)明的有益效果如下：

基于生成波形文件最小單位，通過對數(shù)據(jù)的拼接處理，滿足突發(fā)長度要求，同時實現(xiàn)高分辨粒度讀取數(shù)據(jù)，使得基于FPGA的DDR模塊效率，能夠?qū)崿F(xiàn)多路信號輸出。

附圖說明

圖1是方法整體流程示意圖；

圖2是基于FPGA模塊的系統(tǒng)結(jié)構(gòu)示意圖。

具體實施方式