[發明專利]一種基于FPGA的DDR3高分辨粒度讀寫方法

在審

• 申請號: 202211324321.8
• 申請日: 2022-10-27
• 公開（公告）號: CN115563035A
• 公開（公告）日: 2023-01-03
• 發明（設計）人: 張超;鄧耀輝;曹紹峰;譚曉峰;黃亮
• 申請（專利權）人: 成都玖錦科技有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/40
• 代理公司: 成都坤倫厚樸專利代理事務所(普通合伙) 51247
• 代理人: 李紅靈

1.一種基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，應用于FPGA模塊構成的系統，系統包括上位機和FPGA模塊，FPGA模塊包括DDR3緩存模塊、控制模塊以及讀、寫數據模塊；

方法包括如下：

S1：所述上位機通過PCIE設置下發指令；

所述下發指令包括通道號、起始地址以及數據長度；

S2：所述FPGA模塊接收PCIE下發的波形文件數據，產生讀命令讀取數據，并判斷接收的數據值大小，并對數據進行拼接處理；

S3：基于用戶指令產生寫命令，將拼成512bits位寬的數據送入DDR3緩存模塊；

S4：回讀數據，并將數據傳輸至DAC模塊中，輸出有效數據。

2.根據權利要求1所述的基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，讀取數據時采樣粒度為8bit、16bit和32bit。

3.根據權利要求1所述的基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，步驟S2中，如果有值等于-2ⁿ時，則將該值更改為-2ⁿ+1，同時將接收的數據拼成512bit位寬數據，n表示采樣粒度。

4.根據權利要求3所述的基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，所述數據拼接，若最后剩余的數據不足512bits位寬時，使用-2ⁿ補齊512bits。

5.根據權利要求1所述的基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，讀數據時，通過PCIE設置回讀指令，所述回讀指令的設置，包含設置通道使能和回讀使能。

6.根據權利要求1所述的基于FPGA的DDR3高分辨粒度讀寫方法，其特征在于，步驟S4中，回讀數據送至DAC模塊，當檢測當數據為-2ⁿ時，判定為無效信號，將信號舍棄，n表示采樣粒度。