[發明專利]STI空穴結構設計缺點的檢測方法

在審

• 申請號: 202211249416.8
• 申請日: 2022-10-12
• 公開（公告）號: CN115527882A
• 公開（公告）日: 2022-12-27
• 發明（設計）人: 白杰;米琳;寧威;許雋
• 申請（專利權）人: 華虹半導體（無錫）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

本發明提供一種STI空穴結構設計缺點的檢測方法，包括提供襯底，在襯底上形成墊氧層以及形成與墊氧上的硬掩膜層，通過光刻、刻蝕形成貫通硬掩膜層、墊氧層、襯底的凹槽；在凹槽上形成線形氧化層；將襯底劃分為第一、二區域，利用第一光源照射第一區域中的線形氧化層，使得線形氧化層表面的氫鍵減少；利用第二光源照射第二區域中的線形氧化層表面，使得第二區域中線形氧化層層表面的氫鍵多于第一區域中的線性氧化層表面的氫鍵；通過淀積、研磨在每個凹槽中形成STI，之后去除硬掩膜層；獲取第一、二區域中的空穴結構的數據并分析設計缺點。本發明的檢測方法無需額外的濕洗過程，且可在單片晶圓內做多組測試組，能夠節約成本和時間。

技術領域

本發明涉及半導體技術領域，特別是涉及一種STI空穴結構設計缺點的檢測方法。

背景技術

缺陷是引起芯片制造良率和可靠性降低的最主要原因，因此對缺陷的管理控制在半導體制造過程中尤為重要。

STI Void(淺溝槽隔離空穴結構)是一種常見的HARP(高深寬比)工藝所造成的缺陷，經常與工藝window(窗口)和design rule(設計規則)的weak point(設計缺點)息息相關。

現有技術中檢測這種設計缺點的方法為：通過高深寬比工藝淀積以及化學機械平坦化研磨形成STI，在SIN硬掩膜層去除當站進行濕洗來使空穴顯露，這種方法需要額外的并且時間久，且濕洗需要多片晶圓進行驗證。

為解決上述問題，需要提出一種新型的STI空穴結構設計缺點的檢測方法。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種STI空穴結構設計缺點的檢測方法，用于解決現有技術中檢測產生STI空穴結構設計缺點，通過高深寬比工藝淀積以及化學機械平坦化研磨形成STI，在SIN硬掩膜層去除當站進行濕洗來使空穴顯露，這種方法需要額外的并且時間久，且濕洗需要多片晶圓進行驗證的問題。

為實現上述目的及其他相關目的，本發明提供一種STI空穴結構設計缺點的檢測方法包括：

步驟一、提供襯底，在所述襯底上形成墊氧層以及形成與所述墊氧上的硬掩膜層，通過光刻、刻蝕形成貫通所述硬掩膜層、所述墊氧層、所述襯底的凹槽；

步驟二、在所述凹槽上形成線形氧化層；

步驟三、將所述襯底劃分為第一、二區域，利用第一光源照射所述第一區域中的所述線形氧化層，使得所述線形氧化層表面的氫鍵減少；利用第二光源照射所述第二區域中的所述線形氧化層表面，使得第二區域中所述線形氧化層層表面的氫鍵多于所述第一區域中的所述線性氧化層表面的氫鍵；

步驟四、通過淀積、研磨在每個所述凹槽中形成STI，之后去除所述硬掩膜層，其中部分所述STI中形成有空穴結構；

步驟五、獲取所述第一、二區域中的所述空穴結構的數據并分析設計缺點。

優選地，步驟一中的所述襯底為硅襯底。

優選地，步驟一中的所述硬掩膜層為氮化硅。

優選地，步驟一中的所述墊氧層的材料為二氧化硅。

優選地，步驟二中的所述線形氧化層的材料為二氧化硅。

優選地，步驟三中將所述襯底劃分為第一至四象限，所述第一區域為所述第一、三象限的區域，所述第二區域為所述第二、四象限的區域。

優選地，步驟三中的所述第一光源為紫外線，所述第二光源為非紫外線。

優選地，步驟三中的所述紫外線的波長為260至320納米。

優選地，步驟三中所述第一、二區域中的所述線形氧化層的照射時間不同。

優選地，步驟四中通過高深寬比工藝形成所述STI。