[發(fā)明專利]低壓差線性穩(wěn)壓器及控制方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202211247293.4
• 申請(qǐng)日: 2022-10-12
• 公開（公告）號(hào): CN115562418A
• 公開（公告）日: 2023-01-03
• 發(fā)明（設(shè)計(jì)）人: 王勇;蔡化;夏天;陳正
• 申請(qǐng)（專利權(quán)）人: 成都微光集電科技有限公司
• 主分類號(hào): G05F1/56
• 分類號(hào): G05F1/56
• 代理公司: 上海恒銳佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31286
• 代理人: 吳浩

本發(fā)明提供了一種低壓差線性穩(wěn)壓器，包括基礎(chǔ)穩(wěn)壓器電路、開關(guān)單元和負(fù)載，所述負(fù)載的一端與所述基礎(chǔ)穩(wěn)壓器電路的輸出端連接，所述負(fù)載的另一端連接負(fù)載地，所述開關(guān)單元與所述基礎(chǔ)穩(wěn)壓器電路連接，所述開關(guān)單元用于使所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端處存儲(chǔ)失調(diào)電壓和基準(zhǔn)電壓，然后將所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端和第二輸入端的功能對(duì)調(diào)，以抵消所述第一輸入端處的失調(diào)電壓，從而降低了輸入失調(diào)電壓的影響。本發(fā)明還提供了一種低壓差線性穩(wěn)壓器的控制方法。

技術(shù)領(lǐng)域

本發(fā)明涉及低壓差穩(wěn)壓器技術(shù)領(lǐng)域，尤其涉及一種低壓差線性穩(wěn)壓器及控制方法。

背景技術(shù)

低壓差線性穩(wěn)壓器(Low Dropout Regulator，LDO)在各類電子元器件中有著十分廣泛的應(yīng)用，主要用于向模擬或數(shù)字電路提供所需要的電源。由于LDO可完全實(shí)現(xiàn)片上集成，在芯片設(shè)計(jì)中使用非常頻繁。隨著芯片集成度的不斷提高，各類應(yīng)用對(duì)其性能的要求也越來越高，不僅要求其具有較小的面積，同時(shí)還要實(shí)現(xiàn)低功耗、高性能。尤其是在射頻系統(tǒng)級(jí)芯片(System on Chip，SOC)應(yīng)用中，LDO不僅需要對(duì)數(shù)字電路供電，甚至還需要對(duì)高頻射頻模塊供電，這對(duì)LDO的設(shè)計(jì)提出了挑戰(zhàn)。但現(xiàn)有技術(shù)中的LDO中的噪聲和失調(diào)過大。

因此，有必要提供一種新型的低壓差線性穩(wěn)壓器及控制方法以解決現(xiàn)有技術(shù)中存在的上述問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種低壓差線性穩(wěn)壓器及控制方法，降低輸入失調(diào)電壓的影響。

為實(shí)現(xiàn)上述目的，本發(fā)明的所述低壓差線性穩(wěn)壓器，包括基礎(chǔ)穩(wěn)壓器電路、開關(guān)單元和負(fù)載，所述負(fù)載的一端與所述基礎(chǔ)穩(wěn)壓器電路的輸出端連接，所述負(fù)載的另一端連接負(fù)載地，所述開關(guān)單元與所述基礎(chǔ)穩(wěn)壓器電路連接，所述開關(guān)單元用于使所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端處存儲(chǔ)失調(diào)電壓和基準(zhǔn)電壓，然后將所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端和第二輸入端的功能對(duì)調(diào)，以抵消所述第一輸入端處的失調(diào)電壓。

所述低壓差線性穩(wěn)壓器的有益效果在于：所述負(fù)載的另一端連接負(fù)載地，所述開關(guān)單元與所述基礎(chǔ)穩(wěn)壓器電路連接，所述開關(guān)單元用于使所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端處存儲(chǔ)失調(diào)電壓和基準(zhǔn)電壓，然后將所述基礎(chǔ)穩(wěn)壓器電路的第一輸入端和第二輸入端的功能對(duì)調(diào)，以抵消所述第一輸入端處的失調(diào)電壓，從而降低了輸入失調(diào)電壓的影響。

可選地，所述基礎(chǔ)穩(wěn)壓器電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、采樣電容和開關(guān)單元，所述第一PMOS管的源極和所述第二PMOS管的源極均接電源電壓，所述第一PMOS管的柵極與所述第二PMOS管的柵極連接，所述第一PMOS管的漏極與所述第一NMOS管的漏極連接，所述第二PMOS管的漏極與所述第二NMOS管的漏極、所述第四NMOS管的柵極連接，所述第一NMOS管的源極與所述第二NMOS管的源極和所述第三NMOS管的漏極連接，所述第一NMOS管的柵極與所述采樣電容的一端連接，作為所述基礎(chǔ)穩(wěn)壓器電路的第一端，所述第三NMOS管的柵極與所述第五NMOS管的柵極連接，所述第二NMOS管的柵極與所述第四NMOS管的源極和所述第五NMOS管的漏極連接，作為所述基礎(chǔ)穩(wěn)壓器電路的第二端，所述第三NMOS管的源極和所述第五NMOS管的源極均接負(fù)載地。