[發明專利]正裝MOS芯片及隔離耐壓球焊芯片堆疊結構的制備方法

在審

• 申請號: 202211225712.4
• 申請日: 2022-10-09
• 公開（公告）號: CN115410928A
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 殷炯;田立方;李世平
• 申請（專利權）人: 江蘇華創微系統有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L21/60;H01L23/495;H01L23/31;H01L23/367
• 代理公司: 南京擎天知識產權代理事務所(普通合伙) 32465
• 代理人: 涂春春

本發明公開了一種正裝MOS芯片及隔離耐壓球焊芯片堆疊結構的制備方法，包括以下步驟：S1、采用框架材料制備基板層；S2、在基板層的基島的正面基島上正裝MOS功率芯片；S3、安裝金屬片；S4、對安裝隔離耐壓球焊芯片的位置處進行點底填膠；S5、安裝隔離耐壓球焊芯片；S6、隔離耐壓球焊芯片與金屬片之間焊線進行電氣連接；S7、塑封料包覆正裝MOS芯片及隔離耐壓球焊芯片堆疊結構。優點，本發明方法，可以有效的減小封裝尺寸，提升MOS功率芯片大電性能及散熱性能；本發明方法中，用底填膠將金屬片和隔離耐壓球焊芯片隔離開，再用塑封料進行保護結構，防止隔離耐壓球焊芯片側邊和金屬片有漏電。

技術領域

本發明涉及正裝MOS芯片及隔離耐壓球焊芯片堆疊結構的制備方法。

背景技術

目前MOS功率芯片與多顆隔離耐壓芯片為平鋪結構，這就導致整體封裝尺寸非常大；另其中MOS芯片一般為正裝球焊，電性能不佳。

MOS功率芯片3與隔離耐壓芯片5，目前已有的封裝技術為Side by Side平鋪結構，主要用樹脂或灌封膠進行隔離（樹脂或灌封膠的耐壓值很高，可以抗高電壓擊穿導致漏電）；封裝示意圖如圖1所示。

如圖1所示，目前已有的技術為隔離耐壓芯片MOS芯片保持安全距離分開，導致封裝尺寸特別大。為了減小封裝尺寸，通過本專利可以有效的減小封裝尺寸降低封裝成本及提高PCB板的利用率，且可以讓MOS芯片有更優的電性能。

發明內容

本發明提出一種正裝MOS芯片及隔離耐壓球焊芯片堆疊結構的制備方法，該方法中的正裝MOS芯片及隔離耐壓球焊芯片堆疊結構，適用于一種特殊結構，底下是MOS功率芯片，MOS功率芯片背面接銅面進行散熱。

采取的技術方案如下：一種正裝MOS芯片及隔離耐壓球焊芯片堆疊結構的制備方法，包括如下步驟：

S1、采用框架材料制備基板層；

S2、在基板層的基島的正面基島上正裝MOS功率芯片；

S3、安裝金屬片，對芯片功能進行輸出；

S4、對安裝隔離耐壓球焊芯片的位置處進行點底填膠；

S5、隔離耐壓球焊芯片安裝在點底填膠的位置處，底填膠隔離開金屬片與隔離耐壓球焊芯片；

S6、隔離耐壓球焊芯片與金屬片之間焊線進行電氣連接；

S7、塑封料包覆所述正裝MOS芯片及隔離耐壓球焊芯片堆疊結構。

對本發明技術方案的進一步優選，金屬片的兩端之間存在高度差，金屬片的低端設置在基板層的功能管腳上，金屬片的高端與MOS功率芯片的銅柱連接。

對本發明技術方案的進一步優選，S3中金屬片用錫膏貼裝在功能管腳和MOS功率芯片的銅柱上。

本發明與現有技術相比的有益效果是：

本發明方法中的正裝MOS芯片及隔離耐壓球焊芯片堆疊結構，可以有效的減小封裝尺寸，提升MOS功率芯片大電性能及散熱性能；本發明方法中，用底填膠將金屬片和隔離耐壓球焊芯片隔離開，再用塑封料進行保護結構，防止隔離耐壓球焊芯片側邊和金屬片有漏電。

附圖說明

圖1為現有技術中MOS功率芯片與隔離耐壓芯片的平鋪結構示意圖。

圖2為實施例1方法的步驟S1的基板層的示意圖。

圖3為實施例1方法的步驟S2的MOS功率芯片安裝到基板層的示意圖。

圖4為實施例1方法的步驟S3的金屬片安裝的示意圖。

圖5為實施例1方法的步驟S4的對需要安裝的隔離耐壓球焊芯片的位置處進行點底填膠的示意圖。

圖6為實施例1方法的步驟5的安裝的隔離耐壓球焊芯片的示意圖。