[發明專利]電子電路

在審

• 申請號: 202211194090.3
• 申請日: 2015-08-19
• 公開（公告）號: CN115483211A
• 公開（公告）日: 2022-12-16
• 發明（設計）人: M·艾曼·謝比卜;文杰·張
• 申請（專利權）人: 維西埃-硅化物公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/06;H01L29/423;H01L29/78
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉

1.一種電子電路，包括：

垂直溝槽金屬氧化物半導體場效應晶體管MOSFET，配置為控制至少1安培的電流；以及

電流檢測場效應晶體管FET，配置為提供電信號作為所述垂直溝槽MOSFET的漏極到源極電流的指示，

其中，所述電流檢測FET的電流檢測比大于15000。

2.根據權利要求1所述的電子電路，其中所述電流檢測FET的所述電流檢測比大于20000。

3.根據權利要求1所述的電子電路，其中所述電流檢測FET的所述電流檢測比大于29000。

4.根據權利要求1所述的電子電路，其中所述電流檢測FET設置在所述垂直溝槽MOSFET內。

5.根據權利要求1所述的電子電路，其中所述電流檢測FET與所述垂直溝槽MOSFET物理地共享溝槽。

6.根據權利要求1所述的電子電路，其中所述垂直溝槽MOSFET包括溝槽，并且其中所述溝槽包括彼此電隔離的至少兩個電極。

7.根據權利要求1所述的電子電路，其中所述垂直溝槽MOSFET的柵極和漏極電耦合到所述電流檢測FET的柵極和漏極。

8.一種功率半導體器件，包括：

主垂直溝槽金屬氧化物半導體場效應晶體管MOSFET，包括：

多個平行的主溝槽，其中所述主溝槽包括耦合到所述主垂直溝槽MOSFET的柵極的第一電極；以及

在所述主溝槽之間的多個主臺面，其中所述主臺面包括所述主垂直溝槽MOSFET的主源極和主體；以及

電流檢測場效應晶體管FET，包括：

多個電流檢測FET溝槽，其中所述電流檢測FET溝槽中的每一個包括所述多個平行的主溝槽之一的一部分；以及

在源極FET溝槽之間的多個源極FET臺面和體臺面，其中所述源極FET臺面包括電流檢測FET源極，所述電流檢測FET源極與所述主垂直溝槽MOSFET的所述主源極電隔離，

隔離溝槽，其被配置以將所述主垂直溝槽MOSFET與所述電流檢測FET隔離，其中所述隔離溝槽與多個所述主溝槽成角度形成并與其交叉。

9.根據權利要求8所述的功率半導體器件，其中所述多個平行的主溝槽中的每一個還包括耦合到所述主垂直溝槽MOSFET的所述主源極的主柵電極。

10.根據權利要求9所述的功率半導體器件，其中所述源極FET溝槽包括耦合到所述主垂直溝槽MOSFET的所述柵極的第一電極和與所述主柵電極電隔離的第二電極。

11.一種半導體器件，包括：

主場效應晶體管FET，所述主FET包括主FET源區；

電流檢測場效應晶體管FET，配置為產生對應于所述主FET的漏源電流的信號，其中所述電流檢測FET的柵極和漏極耦合到所述主FET的柵極和漏極，其中所述電流檢測FET的電流檢測比大于15000，所述電流檢測FET包括：

形成在第一水平維度上的多個第一溝槽，配置為將電流檢測FET源區與主FET源區隔離，其中所述溝槽中的每一個包括在垂直維度上的導體和電介質的多個交替層；以及

在垂直水平維度上的至少一個第二溝槽，其位于所述電流檢測FET源區和所述主FET源區之間并且被配置為將所述電流檢測FET源區與所述主FET源區隔離；以及

緩沖區，其將電流檢測FET源區和所述主FET源區分離。

12.根據權利要求11所述的半導體器件，其中所述緩沖區包括比所述第一溝槽和第二溝槽的深度淺的PN結，其中所述緩沖區形成浮置結，

其中所述浮置結的第一側耦合到所述主FET的所述漏極，并且所述浮置結的第二側與所述半導體器件的任何區域隔離，并且其中

所述浮置結的所述第二側由兩個垂直溝槽界定，每個溝槽包括由絕緣體層包圍的至少一層導電材料。