[發明專利]一種基于延遲鎖相環路的電容檢測方法及電容檢測電路

在審

• 申請號: 202211187935.6
• 申請日: 2022-09-28
• 公開（公告）號: CN115575719A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 白頌榮;范碩;張海越
• 申請（專利權）人: 深圳曦華科技有限公司
• 主分類號: G01R27/26
• 分類號: G01R27/26;H03L7/081
• 代理公司: 深圳驛航知識產權代理事務所(普通合伙) 44605
• 代理人: 楊倫

1.一種基于延遲鎖相環路的電容檢測方法，其特征在于，應用于電容檢測電路，所述電容檢測電路包括：主通路、信號通路以及消除通路，所述信號通路的輸出端與所述主通路的輸入端電連接，所述消除通路的輸出端與所述主通路的輸入端電連接，所述消除通路的輸出端與所述主通路的輸出端電連接以使所述主通路與所述消除通路構成延遲鎖相環路，其中，所述信號通路包括第一電容，所述消除通路包括第二電容，所述方法包括以下步驟：

將參考時鐘信號通過所述第一電容進行延遲處理，得到第一延遲信號；

將第二延遲信號與所述主通路在上一時間步的輸出信號通過所述第二電容進行延遲處理，得到第三延遲信號，其中，所述第二延遲信號為校準環節中，當環路鎖定時相對于所述參考時鐘信號的延遲信號；

將所述第一延遲信號與第三延遲信號輸入所述主通路，得到所述主通路在當前時間步的輸出信號；

在所述主通路在當前時間步的輸出信號穩定時，根據所述當前時間步的輸出信號計算所述第一電容的值。

2.如權利要求1所述的基于延遲鎖相環路的電容檢測方法，其特征在于，在所述將第二延遲信號與所述主通路在上一時間步的輸出信號通過所述第二電容進行延遲處理，得到第三延遲信號的步驟之前，所述方法還包括：

對所述延遲鎖相環路進行校準；

在所述校準環節中，當環路鎖定時，獲取所述參考時鐘信號的延遲信號作為所述第二延遲信號。

3.如權利要求2所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述在所述校準環節中，當環路鎖定時，獲取所述參考時鐘信號的延遲信號作為所述第二延遲信號的步驟包括：

設置環路鎖定的目標工作點；

當環路鎖定在所述目標工作點時，獲取所述參考時鐘信號的延遲信號作為所述第二延遲信號。

4.如權利要求3所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述設置環路鎖定的目標工作點的步驟包括：

通過預設的查找方法，確定環路鎖定的目標工作點。

5.如權利要求3所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述主通路包括第三電容，所述設置環路鎖定的目標工作點的步驟包括：

獲取供電電源的電壓值；

以環路鎖定時所述第三電容的電壓值接近二分之一所述供電電源的電壓值為目標，確定環路鎖定的目標工作點。

6.如權利要求3所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述主通路包括第三電容，所述設置環路鎖定的目標工作點的步驟包括：

根據供電電源的電壓值，以提高信號量為目標，分析所述第三電容的電壓值；

根據所述第三電容的電壓值，確定環路鎖定的目標工作點。

7.如權利要求3所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述當環路鎖定在所述目標工作點時，獲取所述參考時鐘信號的延遲信號作為所述第二延遲信號的步驟包括：

通過調整所述第二電容的值，得到多個候選延遲時間；

根據環路鎖定在所述目標工作點時，從所述多個候選延遲時間中確定目標候選延遲時間；

根據所述目標候選延遲時間和所述參考時鐘信號，確定第二延遲信號。

8.如權利要求7所述的基于延遲鎖相環路的電容檢測方法，其特征在于，所述通過所述第二電容的值，得到多個候選延遲時間的步驟包括：

獲取目標延遲鎖相環路中的當前使用環境參數；

根據所述當前使用環境參數，獲取參考延遲鎖相環路的第二電容歷史變化值，所述參考延遲鎖相環路與所述目標延遲鎖相環路具有相同的電路結構以及相同的使用環境參數；

根據所述第二電容歷史變化值，預測所述目標延遲鎖相環路的第二電容的初始值；

通過調整所述第二電容的初始值，得到多個候選延遲時間。