[發(fā)明專利]一種基板開銅通孔的增加芯片疊芯的TSV封裝方法在審
| 申請?zhí)枺?/td> | 202211081093.6 | 申請日: | 2022-09-05 |
| 公開(公告)號: | CN115376932A | 公開(公告)日: | 2022-11-22 |
| 發(fā)明(設計)人: | 李凱;劉衛(wèi)東 | 申請(專利權(quán))人: | 華天科技(南京)有限公司 |
| 主分類號: | H01L21/50 | 分類號: | H01L21/50;H01L21/56;H01L21/60;H01L23/492;H01L25/04 |
| 代理公司: | 廣州三環(huán)專利商標代理有限公司 44202 | 代理人: | 黃小雪 |
| 地址: | 211806 江蘇省*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 基板開銅通孔 增加 芯片 tsv 封裝 方法 | ||
本發(fā)明公開了一種基板開銅通孔的增加芯片疊芯的TSV封裝方法,包括以下步驟:步驟一、將TSV芯片按來料厚度進行減薄和劃片;步驟二、FCA抓取TSV芯片DieⅠ通過Bump球貼基板;步驟三、將TSV芯片DieⅠ和轉(zhuǎn)接TSV基板的銅通孔內(nèi)填充基板TSV銅形成銅柱;步驟四、TSV芯片DieⅠ內(nèi)的銅柱和基板上的Bump球和轉(zhuǎn)接TSV基板下層的Bump球?qū)B接,轉(zhuǎn)接TSV基板的銅柱分別和芯片DieⅡ和芯片DieⅢ的管腳對應連接。本發(fā)明增加芯片數(shù)量從而增加產(chǎn)品的容量,但是不會導致芯片厚度增加,實現(xiàn)橫向多芯片堆疊方向的問題。
技術(shù)領(lǐng)域
本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域,具體涉及一種基板開銅通孔的增加芯片疊芯的TSV封裝方法。
背景技術(shù)
DDR5 3DS TSV技術(shù)可以實現(xiàn)豎直方向垂直堆疊,在芯片尺寸比較大情況下,沒法實現(xiàn)橫向多芯片堆疊方向。芯片尺寸較大情況下,普通倒裝工藝沒法實現(xiàn)垂直堆疊,平鋪局限于單顆尺寸;3DS TSV工藝可以垂直堆疊,但是只能一顆芯片垂直堆疊一顆,沒法實現(xiàn)一顆上面垂直平鋪堆疊多顆芯片。
發(fā)明內(nèi)容
本發(fā)明一種基板開銅通孔的增加芯片疊芯的TSV封裝方法,以解決現(xiàn)有技術(shù)中芯片尺寸比較大情況下,沒法實現(xiàn)橫向多芯片堆疊方向的問題。
本發(fā)明一種基板開銅通孔的增加芯片疊芯的TSV封裝方法,包括以下步驟:
步驟一、將TSV芯片按來料厚度進行減薄和劃片,將TSV芯片DieⅠ、芯片DieⅡ、芯片DieⅢ切割成單顆芯片;
步驟二、FCA即倒裝貼芯片抓取TSV芯片DieⅠ通過Bump球貼基板;
步驟三、將有銅通孔和植有Bump球的TSV芯片DieⅠ和轉(zhuǎn)接TSV基板經(jīng)過切割工序切割成單顆,TSV芯片DieⅠ和轉(zhuǎn)接TSV基板的銅通孔內(nèi)填充基板TSV銅形成銅柱;
步驟四、TSV芯片DieⅠ內(nèi)的銅柱和基板上的Bump球和轉(zhuǎn)接TSV基板下層的Bump球?qū)B接,轉(zhuǎn)接TSV基板的銅柱分別和芯片DieⅡ和芯片DieⅢ的管腳對應連接。
作為本發(fā)明的優(yōu)選方式,所述步驟一中TSV芯片減薄的厚度為40~50um。
作為本發(fā)明的優(yōu)選方式,所述步驟三中轉(zhuǎn)接TSV基板上的芯片可設兩個以上。
作為本發(fā)明的優(yōu)選方式,所述步驟一中芯片DieⅡ、芯片DieⅢ上層繼續(xù)堆疊芯片,則在芯片DieⅡ、芯片DieⅢ上設銅通孔結(jié)構(gòu)。
本發(fā)明一種基板開銅通孔的增加芯片疊芯的TSV封裝方法,通過基板在對應芯片Bump位置基板開通孔灌注銅從而實現(xiàn)轉(zhuǎn)接芯片,增加芯片數(shù)量從而增加產(chǎn)品的容量,不會導致芯片厚度增加。
附圖說明
為了更清楚地說明本發(fā)明實施例中的技術(shù)方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實施例,對于本領(lǐng)域普通技術(shù)人員來講,在不付出創(chuàng)造性勞動的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明實施例提供的方案示意圖;
圖2為圖1的俯視圖;
圖中,1、基板;2、Bump球;3、TSV芯片DieⅠ;4、轉(zhuǎn)接TSV基板;5、基板TSV銅;6、管腳;7、芯片DieⅡ;8、芯片DieⅢ。
具體實施方式
為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案,下面將結(jié)合本發(fā)明實施例中的附圖,對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本發(fā)明一部分的實施例,而不是全部的實施例。基于本發(fā)明中的實施例,本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例,都應當屬于本發(fā)明保護的范圍。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于華天科技(南京)有限公司,未經(jīng)華天科技(南京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202211081093.6/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種軸瓦刮研裝置
- 下一篇:一種用于制造螺旋形金屬構(gòu)件的電鑄方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





