[發(fā)明專利]一種溝槽型MOSFET及其制造方法

在審

• 申請?zhí)枺?/td>: 202211069024.3
• 申請日: 2022-09-01
• 公開（公告）號: CN115172150A
• 公開（公告）日: 2022-10-11
• 發(fā)明（設(shè)計）人: 蔡金勇
• 申請（專利權(quán)）人: 杭州芯邁半導(dǎo)體技術(shù)有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 11449
• 代理人: 蔡純;甄丹鳳

本申請公開了一種溝槽型MOSFET及其制造方法，該制造方法包括：形成從第一摻雜類型的外延層的上表面延伸至其內(nèi)部的溝槽；形成位于溝槽下部的第一介質(zhì)層以及第一導(dǎo)體；形成位于溝槽中部的第二介質(zhì)層以及層間介質(zhì)層，第二介質(zhì)層覆蓋第一介質(zhì)層和第一導(dǎo)體的表面以及溝槽中部的內(nèi)表面，第二介質(zhì)層將層間介質(zhì)層與第一介質(zhì)層、第一導(dǎo)體以及外延層隔離；形成位于溝槽上部的第三介質(zhì)層以及第二導(dǎo)體；第三介質(zhì)層覆蓋溝槽上部的內(nèi)表面，第三介質(zhì)層將第二導(dǎo)體與外延層隔離。本申請的第二介質(zhì)層將層間介質(zhì)層與第一介質(zhì)層、第一導(dǎo)體以及外延層隔離，防止形成層間介質(zhì)層的過程中對第一導(dǎo)體和外延層造成影響。

技術(shù)領(lǐng)域

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種溝槽型MOSFET及其制造方法。

背景技術(shù)

溝槽MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管）具有輸入阻抗高，驅(qū)動電流小，開關(guān)速度快，高溫特性好等優(yōu)點被廣泛應(yīng)用于電力電子領(lǐng)域。

一般的溝槽型MOSFET中，相互分離的柵極導(dǎo)體之間經(jīng)由介質(zhì)層隔離。介質(zhì)層通常采化學(xué)氣相沉積工藝以及化學(xué)機(jī)械拋光工藝形成。但是由于溝槽的關(guān)鍵尺寸較小，化學(xué)氣相沉積工藝對填充性的要求較高，使得介質(zhì)層的形成較為困難。

發(fā)明內(nèi)容

鑒于上述問題，本申請的目的在于提供一種溝槽型MOSFET及其制造方法，在溝槽的中部依次形成第二介質(zhì)層和層間介質(zhì)層，第二介質(zhì)層將層間介質(zhì)層與第一介質(zhì)層、第一導(dǎo)體以及外延層隔離，防止形成層間介質(zhì)層的過程中對第一導(dǎo)體和外延層被氧化，從而導(dǎo)致第一導(dǎo)體和外延層的形狀以及性能發(fā)生改變。

本申請第一方面提供一種溝槽型MOSFET的制造方法，包括：

形成從第一摻雜類型的外延層的上表面延伸至其內(nèi)部的溝槽；

形成位于溝槽下部的第一介質(zhì)層以及第一導(dǎo)體，其中，第一介質(zhì)層覆蓋溝槽下部的內(nèi)表面，用以將第一導(dǎo)體與外延層隔離；

形成位于溝槽中部的第二介質(zhì)層以及層間介質(zhì)層，第二介質(zhì)層覆蓋第一介質(zhì)層和第一導(dǎo)體的表面以及溝槽中部的內(nèi)表面，第二介質(zhì)層將層間介質(zhì)層與第一介質(zhì)層、第一導(dǎo)體以及外延層隔離；以及

形成位于溝槽上部的第三介質(zhì)層以及第二導(dǎo)體，第三介質(zhì)層覆蓋溝槽上部的內(nèi)表面，第三介質(zhì)層將第二導(dǎo)體與外延層隔離。

本申請第二方面提供一種溝槽型MOSFET，其中，包括：

第一摻雜類型的外延層；

從第一摻雜類型的外延層的上表面延伸至其內(nèi)部的溝槽；

位于溝槽下部的第一介質(zhì)層以及第一導(dǎo)體，第一介質(zhì)層覆蓋溝槽下部的內(nèi)表面，用以將第一導(dǎo)體與外延層隔離；

位于溝槽中部的第二介質(zhì)層以及層間介質(zhì)層，第二介質(zhì)層覆蓋第一介質(zhì)層和第一導(dǎo)體的表面以及溝槽中部的內(nèi)表面，第二介質(zhì)層將層間介質(zhì)層與第一介質(zhì)層、第一導(dǎo)體以及外延層隔離；以及

位于溝槽上部的第三介質(zhì)層以及第二導(dǎo)體，第三介質(zhì)層覆蓋溝槽上部的內(nèi)表面，第三介質(zhì)層將第二導(dǎo)體與外延層隔離。

附圖說明

通過以下參照附圖對本申請實施例的描述，本申請的上述以及其他目的、特征和優(yōu)點將更為清楚：

圖1示出了根據(jù)本申請實施例的溝槽型MOSFET的截面圖；

圖2a至圖2k示出了本申請實施例的溝槽型MOSFET器件的制造方法的各階段截面圖。

具體實施方式

以下在各個附圖中，相同的元件采用類似的附圖標(biāo)記表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經(jīng)過數(shù)個步驟后獲得的半導(dǎo)體結(jié)構(gòu)。