[發明專利]一種溝槽型MOSFET及其制造方法

在審

• 申請號: 202211069024.3
• 申請日: 2022-09-01
• 公開（公告）號: CN115172150A
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 蔡金勇
• 申請（專利權）人: 杭州芯邁半導體技術有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/423;H01L29/78
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;甄丹鳳

1.一種溝槽型MOSFET的制造方法，包括：

形成從第一摻雜類型的外延層的上表面延伸至其內部的溝槽；

形成位于所述溝槽下部的第一介質層以及第一導體，其中，所述第一介質層覆蓋所述溝槽下部的內表面，用以將所述第一導體與所述外延層隔離；

形成位于所述溝槽中部的第二介質層以及層間介質層，所述第二介質層覆蓋所述第一介質層和所述第一導體的表面以及所述溝槽中部的內表面，所述第二介質層將所述層間介質層與第一介質層、所述第一導體以及所述外延層隔離；以及

形成位于所述溝槽上部的第三介質層以及第二導體，所述第三介質層覆蓋所述溝槽上部的內表面，所述第三介質層將所述第二導體與所述外延層隔離。

2.根據權利要求1所述的方法，其中，所述形成位于所述溝槽中部的第二介質層以及層間介質層的方法包括：

形成覆蓋所述第一介質層和第一導體層的上表面、所述第一介質層和所述第一導體層上方的溝槽側壁以及外延層的上表面的第二介質層；

形成位于所述溝槽的中部的多晶硅層；

對位于所述溝槽中部的所述多晶硅層氧化，形成層間介質層；以及

對所述第二介質層進行刻蝕，使得所述第二介質層的上表面與所述層間介質層的上表面齊平，或者低于所述層間介質層的上表面。

3.根據權利要求2所述的方法，其中，在對所述溝槽中部的多晶硅層氧化的過程中，所述第二介質層將所述溝槽中部的多晶硅層與所述第一導體以及所述外延層隔離。

4.根據權利要求2所述的方法，其中，在形成覆蓋所述第一介質層和第一導體層的上表面、所述第一介質層和所述第一導體層上方的溝槽側壁以及外延層的上表面的第二介質層后，所述第二介質層圍繞所述溝槽上部并形成的空腔。

5.根據權利要求4所述的方法，其中，所述第二介質層的厚度小于所述第一介質層的厚度，所述第二介質層的厚度為200埃～300埃。

6.一種溝槽型MOSFET，其中，包括：

第一摻雜類型的外延層；

從所述第一摻雜類型的外延層的上表面延伸至其內部的溝槽；

位于所述溝槽下部的第一介質層以及第一導體，所述第一介質層覆蓋所述溝槽下部的內表面，用以將所述第一導體與所述外延層隔離；

位于所述溝槽中部的第二介質層以及層間介質層，所述第二介質層覆蓋所述第一介質層和所述第一導體的表面以及所述溝槽中部的內表面，所述第二介質層將所述層間介質層與第一介質層、所述第一導體以及所述外延層隔離；以及

位于所述溝槽上部的第三介質層以及第二導體，所述第三介質層覆蓋所述溝槽上部的內表面，所述第三介質層將所述第二導體與所述外延層隔離。

7.根據權利要求6所述的溝槽型MOSFET，其中，所述層間介質層通過多晶硅層氧化層形成，所述第二介質層的上表面與所述層間介質層的上表面齊平，或者低于所述層間介質層的上表面。

8.根據權利要求6所述的溝槽型MOSFET，其中，所述第二介質層為氮化硅層。

9.根據權利要求6所述的溝槽型MOSFET，其中，所述第二介質層的厚度小于所述第一介質層的厚度。

10.根據權利要求6所述的溝槽型MOSFET，其中，所述第二介質層的厚度為200埃~300埃。