[發明專利]數據總線翻轉電路和存儲器在審

申請號：	202211067450.3	申請日：	2022-09-01
公開（公告）號：	CN115482845A	公開（公告）日：	2022-12-16
發明（設計）人：	吳瑾	申請（專利權）人：	長鑫存儲技術有限公司
主分類號：	G11C7/10	分類號：	G11C7/10;G11C11/4093;G11C11/4096
代理公司：	北京派特恩知識產權代理有限公司 11270	代理人：	張李靜;張穎玲
地址：	230601 安徽省合肥市***	國省代碼：	安徽;34
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	數據總線翻轉電路存儲器
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本公開實施例提供一種數據總線翻轉電路和存儲器，其中，數據總線翻轉電路包括：預處理電路，用于接收當前數據與前一筆數據的比較結果，并對比較結果進行預處理，輸出預處理信號；第一比較電路，用于接收預處理信號，并基于預處理信號輸出第一比較信號；第一比較信號用于判斷比較結果中預設值的數量是否大于等于第一值，預設值表征當前數據與前一筆數據的對應位數據不同；第二比較電路，用于接收預處理信號，并基于預處理信號輸出第二比較信號；第二比較信號用于判斷預設值的數量是否大于等于第二值；信號處理電路，用于接收第一比較信號、第二比較信號和前一筆數據對應的數據翻轉信號，并輸出當前數據的數據翻轉信號。

技術領域

本公開涉及半導體存儲器技術領域，涉及但不限于一種數據總線翻轉電路和存儲器。

背景技術

第四代雙倍數據率同步動態隨機存取存儲器(Double Data Rate FourSynchronous Dynamic Random Access Memory，DDR4 SDRAM)開始，動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)中加入數據總線翻轉(Data Bus Inversion，DBI)這一操作，以減少數據頻繁翻轉，從而降低動態功耗。

在原來的雙倍數據率同步動態隨機存取存儲器(Double Data Rate SynchronousDynamic Random Access Memory，DDR SDRAM)中，只需要判斷當前字節中0或1的比特數是否大于某一數值，例如在DDR4中如果字節中0的數目大于4，則拉低數據翻轉信號dbi_n并將數據全部翻轉。在第三代高帶寬內存(High Band width Memory Third Generation，HBM3)中，數據翻轉信號需要結合前一筆數據計算當前數據需要翻轉的比特數量，并需要結合前一筆數據的數據翻轉信號判斷當前數據是否需要翻轉。然而目前的數據總線翻轉電路比較復雜，功耗較大。

發明內容

本公開實施例提供一種數據總線翻轉電路和存儲器。

第一方面，本公開實施例提供一種數據總線翻轉電路，所述電路包括：

預處理電路，用于接收當前數據與前一筆數據的比較結果，并對所述比較結果進行預處理，輸出預處理信號，所述比較結果中包含多個子結果，每一位所述子結果用于表征對應位的所述當前數據和所述前一筆數據的比較結果；

第一比較電路，用于接收所述預處理信號，并基于所述預處理信號輸出第一比較信號；所述第一比較信號用于判斷所述比較結果中預設值的數量是否大于等于第一值，所述預設值表征所述當前數據與所述前一筆數據的對應位數據不同；

第二比較電路，用于接收所述預處理信號，并基于所述預處理信號輸出所述第二比較信號；所述第二比較信號用于判斷所述預設值的數量是否大于等于第二值；

信號處理電路，用于接收所述第一比較信號、所述第二比較信號和所述前一筆數據對應的數據翻轉信號，并輸出所述當前數據的數據翻轉信號。

在一些實施例中，所述數據總線翻轉電路還包括：輸出電路；

所述輸出電路用于接收所述當前數據的數據翻轉信號，并基于所述當前數據的數據翻轉信號確定當前數據線傳輸的數據。

在一些實施例中，所述第一值大于所述第二值，所述第二值等于所述數據線同一時刻傳輸的數據量的一半；所述第一比較信號在所述預設值的數量大于等于所述第一值時指示第二狀態；所述第一比較信號在所述預設值的數量小于所述第一值時指示第一狀態；

所述第二比較信號在所述預設值的數量大于等于所述第二值時指示所述第一狀態；所述第二比較信號在所述預設值的數量小于所述第二值時指示所述第二狀態；

所述信號處理電路用于在所述第二比較信號和所述第一比較信號均指示所述第一狀態時，輸出所述前一筆數據的數據翻轉信號作為所述當前數據的數據翻轉信號；