[發明專利]一種VCSEL芯片導電金層的制備方法

在審

• 申請號: 202211062915.6
• 申請日: 2022-09-01
• 公開（公告）號: CN115313149A
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 平登宏;張先東;陳麗祥;王剛
• 申請（專利權）人: 威科賽樂微電子股份有限公司
• 主分類號: H01S5/042
• 分類號: H01S5/042;H01S5/183
• 代理公司: 廣州市華學知識產權代理有限公司 44245
• 代理人: 黃宗波

本發明公開了一種VCSEL芯片導電金層的制備方法，涉及半導體制備技術領域。具體包括以下步驟：S1：取待處理晶圓，在待處理晶圓的表面旋涂上光刻膠，曝光、顯影；S2：利用磁控濺射工藝，對S1步驟制備得到的晶圓表面進行濺射形成種子層；S3：除去出光區域和切割區域表面的光刻膠；S4：對經過S3步驟處理的晶圓表面重新旋涂上光刻膠，曝光、顯影；S5：利用電鍍工藝，對經過S4步驟處理的晶圓表面進行鍍金，形成導電金層；S6：對經過S5步驟處理的晶圓除去出光區域和切割區域表面的光刻膠，進入下一工序。本發明公開了一種VCSEL芯片導電金層的制備方法，和傳統工藝相比，省去了種子層刻蝕步驟，不僅能夠有效改善導電金層的外觀，同時能夠有效減少電鍍材料成本。

技術領域

本發明涉及半導體制備技術領域，尤其涉及一種VCSEL芯片導電金層的制備方法。

背景技術

金屬金是最早使用電源進行鍍覆的金屬鍍層之一，由于具有電導率高、熱導率高、化學性質穩定性好和耐腐蝕性好等優點，在半導體、集成電路、電子元器件產品等方面具有重要的應用價值。

金常作為薄膜器件和半導體器件的導電層材料，用以完成電信號的傳輸。導電金層圖形化通?？梢酝ㄟ^蝕刻技術來實現，蝕刻技術包括濕法刻蝕和干法刻蝕。現有的兩種刻蝕方法雖然可以實現導電金層圖形化，但是由于制備過程中，在導電金層形成后，還需要使用蝕刻液進行刻蝕，導致經過金屬刻蝕(種子層刻蝕)后芯片剩余導電金層存在金層外觀形貌嚴重不規則，粗糙度大，不僅極大的影響VCSEL芯片外觀形貌及辨識度，同時導致同一片晶圓內各管芯性質不均勻一致，不利于市場化的應用推廣及認可度。

發明內容

針對上述問題，本發明的目的在于公開一種VCSEL芯片導電金層的制備方法，和傳統工藝相比，省去了種子層刻蝕步驟，不僅能夠有效改善導電金層的外觀，同時能夠有效減少電鍍材料成本。

具體的，本發明的一種VCSEL芯片導電金層的制備方法，具體包括以下步驟：

S1：取待處理晶圓，在待處理晶圓的表面旋涂上LOR層和光刻膠層，曝光、顯影后，光刻膠覆蓋待處理晶圓的出光區域和切割區域，裸露出發光孔金屬互聯區域和電極區域；

S2：利用磁控濺射工藝，對S1步驟制備得到的晶圓表面進行濺射形成種子層；

S3：除去出光區域和切割區域表面的LOR和光刻膠；

S4：對經過S3步驟處理的晶圓表面重新旋涂上LOR和光刻膠，曝光、顯影后，光刻膠覆蓋待處理晶圓的出光區域和切割區域，裸露出發光孔金屬互聯區域和電極區；

S5：利用電鍍工藝，對經過S4步驟處理的晶圓表面進行鍍金，形成導電金層；

S6：對經過S5步驟處理的晶圓除去出光區域和切割區域表面的LOR和光刻膠，進入下一工序。

進一步，所述待處理晶圓是經過光刻、沉積、刻蝕和氧化處理的晶圓。

進一步，所述種子層為金薄膜層，所述種子層的厚度為200nm。

進一步，所述導電金層的厚度為3μm。

進一步，所述S3和S6步驟，均是采用金屬剝離機，使用N-甲基吡咯烷酮溶液對晶圓進行浸泡，至出光區域和切割區域表面的LOR和光刻膠溶解、脫落。

進一步，所述N-甲基吡咯烷酮溶液的質量濃度為70-90％。

本發明的有益效果：

1、本發明公開了一種VCSEL芯片導電金層的制備方法，和傳統工藝相比，省去了使用蝕刻液蝕刻去除種子層的工藝步驟，解決了經過在蝕刻液里浸泡后電鍍金層粗糙度大，極大的影響VCSEL芯片外觀形貌及辨識度的問題。