[發明專利]半導體結構及其制造方法

在審

• 申請號: 202211062256.6
• 申請日: 2014-03-31
• 公開（公告）號: CN115332355A
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 王裕平;鄭志祥;林毓翔;陳炫旭;陳建豪;葉宜函
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10;H01L29/423;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王銳

本發明公開一種半導體結構及其制造方法。半導體結構包括一第一柵結構與一第二柵結構、與一第二介電間隙壁。相鄰近的第一柵結構與第二柵結構各包括一第一介電間隙壁。第二介電間隙壁位于第一柵結構的相對側壁其中一個上的第一介電間隙壁上，且并未配置在第二柵結構的第一介電間隙壁上。

本申請是中國發明專利申請(申請號：201410126012.9，申請日：2014年03月31日，發明名稱：半導體結構及其制造方法)的分案申請。

技術領域

本發明涉及一種半導體結構及其制造方法，特別是涉及一種金屬氧化半導體及其制造方法。

背景技術

為了在半導體芯片上形成一設計的集成電路，一般是制作一光掩模，并在光掩模上形成一設計的布局圖案，再通過黃光光刻制作工藝將光掩模上的圖案轉移到半導體結構表面的光致抗蝕劑層上，進而將集成電路的布局圖案轉移到半導體結構上。所以光刻制作工藝可說是半導體制作工藝中非常重要的關鍵步驟。

由于在光掩模上所能制作出的圖案的臨界尺寸會受限于曝光機臺的分辨率極限，因此當集成度逐漸提高，電路圖案設計越來越小，在對這些高密度排列的光掩模進行曝光制作工藝以進行圖案轉移時，很容易產生光學接近效應，造成圖案轉移的偏差或是圖案變形而影響產品電性特征。

發明內容

為解決上述問題，根據一實施例，提出一種半導體結構，包括一第一柵結構與一第二柵結構、與一第二介電間隙壁。相鄰近的第一柵結構與第二柵結構各包括一第一介電間隙壁。第二介電間隙壁位于第一柵結構的相對側壁其中一個上的第一介電間隙壁上，且并未配置在第二柵結構的第一介電間隙壁上。

根據另一實施例，提出一種制造方法，包括以下步驟。形成相鄰近的第一柵結構與第二柵結構，各包括一第一介電間隙壁。形成第二介電間隙壁于第一柵結構的相對側壁其中一個上的第一介電間隙壁上，且第二介電間隙壁并未配置在第二柵結構的第一介電間隙壁上。

為讓本發明的上述內容能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下：

附圖說明

圖1至圖4繪示根據實施例的半導體結構的制造方法。

主要元件符號說明

102：第一柵結構

104：第二柵結構

106：半導體基底

107：凹口

108：柵介電質

110：柵電極

112：第一介電間隙壁

114：蓋層

116、118：源/漏極

120：隔離結構

122：主動區域(有源區域)

124：外側區域

126：第二介電間隙壁

128：介電層

130：開口

132：掩模層

134、136：側壁

138：空隙

140：導電接觸

142：金屬硅化物

144：介電層

146：導電插塞

T1、T2：厚度

具體實施方式