[發明專利]半導體結構及其制造方法

在審

• 申請號: 202211062256.6
• 申請日: 2014-03-31
• 公開（公告）號: CN115332355A
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 王裕平;鄭志祥;林毓翔;陳炫旭;陳建豪;葉宜函
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/10;H01L29/423;H01L21/336
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王銳

1.一種半導體結構，包括：

相鄰近的第一柵結構與第二柵結構，各包括第一介電間隙壁、柵介電質與柵電極位于該柵介電質上；

源/漏極，在該第二柵結構的相對側，其中該源/漏極的上表面位于該第二柵結構的該柵介電質的上表面的上方；

金屬硅化物，在該源/漏極的該上表面上；以及

第二介電間隙壁，位于該第一柵結構的相對側壁其中一個上的該第一介電間隙上，且并未配置在該第二柵結構的該第一介電間隙壁上。

2.如權利要求1所述的半導體結構，其中該第一介電間隙壁厚于該第二介電間隙壁。

3.如權利要求1所述的半導體結構，其是鰭式場效晶體管(fin field-effecttransistor)。

4.如權利要求1所述的半導體結構，還包括隔離結構于該第二介電間隙壁下方。

5.如權利要求1所述的半導體結構，還包括隔離結構，鄰近該第一柵結構的該相對側壁中具有該第二介電間隙壁于其上的該一個側。

6.一種制造方法，包括：

形成相鄰近的第一柵結構與第二柵結構，各包括第一介電間隙壁、柵介電質與柵電極位于該柵介電質上；

形成源/漏極在該第二柵結構的相對側，其中該源/漏極的上表面位于該第二柵結構的該柵介電質的上表面的上方；

形成金屬硅化物在該源/漏極的該上表面上；以及

形成第二介電間隙壁于該第一柵結構的相對側壁其中一個上的該第一介電間隙上，且該第二介電間隙壁并未配置在該第二柵結構的該第一介電間隙壁上。

7.如權利要求6所述的制造方法，其中該第一介電間隙壁厚于該第二介電間隙壁。

8.如權利要求6所述的制造方法，其中該第一柵結構與該第二柵結構各還包括蓋層形成于該柵電極的上表面上。

9.如權利要求6所述的制造方法，還包括形成隔離結構于該第二介電間隙壁下方。

10.如權利要求6所述的制造方法，還包括形成隔離結構鄰近該第一柵結構的該相對側壁中具有該第二介電間隙壁于其上的該一個側。