[發明專利]多層電子組件及形成多層電子組件主體的方法

在審

• 申請號: 202211054208.2
• 申請日: 2022-08-31
• 公開（公告）號: CN116598137A
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 李應碩;權泰均;康崙盛
• 申請（專利權）人: 三星電機株式會社
• 主分類號: H01G4/008
• 分類號: H01G4/008;H01G4/12;H01G4/30
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 游舒涵;錢海洋

1.一種多層電子組件，包括：

主體，包括多個內電極以及設置在所述多個內電極之間的介電層；以及

外電極，設置在所述主體上并且連接到所述多個內電極，

其中，所述多個內電極中的每個包括多個鎳層以及設置在所述多個鎳層之間的異質材料層。

2.如權利要求1所述的多層電子組件，其中，所述異質材料層是異質金屬層。

3.如權利要求2所述的多層電子組件，其中，所述異質金屬層包括不同于鎳的金屬。

4.如權利要求3所述的多層電子組件，其中，所述異質金屬層包括選自由Al、Ta和Pt組成的組中的至少一種金屬。

5.如權利要求1所述的多層電子組件，其中，所述異質材料層是功能陶瓷層。

6.如權利要求5所述的多層電子組件，其中，所述功能陶瓷層包括選自由氧化銦錫、氟摻雜氧化錫和鍶釕氧化物組成的組中的至少一種陶瓷。

7.如權利要求1所述的多層電子組件，其中，所述多個內電極中的每個內電極的平均厚度為10nm至300nm。

8.如權利要求1所述的多層電子組件，其中，所述異質材料層的平均厚度為10nm至100nm。

9.如權利要求1所述的多層電子組件，其中，所述多個鎳層中的每個鎳層的平均厚度為10nm至100nm。

10.如權利要求1所述的多層電子組件，其中，在所述多個內電極中的每個內電極中，所述異質材料層的厚度W2與所述多個鎳層中的每個鎳層的厚度W1的比值W2/W1為0.1至1。

11.如權利要求1所述的多層電子組件，其中，包括在所述多個內電極中的每個內電極中的所述多個鎳層為兩個鎳層。

12.如權利要求2所述的多層電子組件，其中，所述多個鎳層和所述異質金屬層在真空沉積工藝中形成。

13.如權利要求1所述的多層電子組件，其中，所述多個鎳層包括第一鎳層和第二鎳層，所述介電層、所述第一鎳層、所述異質材料層和所述第二鎳層依次堆疊在所述主體中。

14.如權利要求1所述的多層電子組件，其中，所述異質材料層是選自異質金屬層、功能陶瓷層和熱屏障功能材料層組成的組中的至少一種。

15.如權利要求14所述的多層電子組件，其中，所述異質金屬層包括不同于鎳的金屬，所述功能陶瓷層包括選自由氧化銦錫、氟摻雜氧化錫和鍶釕氧化物組成的組中的至少一種陶瓷，所述熱屏障功能材料層包括氧化釔穩定氧化鋯。

16.一種用于形成多層電子組件主體的方法，包括：

執行真空沉積，使得：(i)形成包括鎳的第一層，(ii)在所述第一層上形成包括異質材料的層，以及iii在包括所述異質材料的所述層上形成包括鎳的第二層。

17.如權利要求16所述的方法，其中，所述異質材料包括陶瓷和不同于鎳的金屬中的至少一種。

18.如權利要求17所述的方法，其中，所述金屬包括選自由Al、Ta和Pt組成的組中的至少一種金屬。

19.如權利要求17所述的方法，其中，所述陶瓷包括選自由氧化銦錫、氟摻雜氧化錫和鍶釕氧化物組成的組中的至少一種陶瓷。