[發明專利]可靠性檢測方法及裝置

在審

• 申請號: 202211049774.4
• 申請日: 2022-08-30
• 公開（公告）號: CN115201620A
• 公開（公告）日: 2022-10-18
• 發明（設計）人: 蔣昊
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G01R31/01
• 分類號: G01R31/01;G01R31/26;H01L21/66
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 閆學文

本發明提供的一種可靠性檢測方法及裝置中，由于同時給所有待檢測半導體結構同時施加持續增大的第一電壓，總電流發生突變時，說明至少一個待檢測半導體結構被擊穿；之后對每個待檢測半導體結構施加固定的第二電壓并檢測流經每個待檢測半導體結構的子電流，并根據該子電流的大小挑出擊穿的待檢測半導體結構，并對剩下的待檢測半導體結構重復進行上述檢測直至所有所述待檢測半導體結構均被擊穿完成所有檢測。如此，可只采用一個所述供電設備和一個電流檢測設備進行檢測，節省了成本且減小了檢測設備的體積。

技術領域

本發明涉及半導體技術領域，特別涉及一種可靠性檢測方法及裝置。

背景技術

并行TDDB(Parallel Time Dependent Dielectric Breakdown Test)是一種廣泛應用于現有半導體技術領域的可靠性檢測方法。相比于傳統TDDB檢測，并行TDDB檢測可以在同一時間檢測多個電容結構樣品，具有高效快速的優點。

傳統的并行TDDB檢測，一般是用SMU(Source Measurement Unit)作為檢測機臺，通過SMU給電容組件長時間施加高電壓直到電介質發生擊穿從而記錄失效時間TBD(Timeto Breakdown)，以此判斷樣品的品質。

如果需要對多個樣品進行檢測，則同時需要多個SMU檢測機臺。但SMU造價昂貴，現有技術中的并行TDDB檢測機臺相比于單個TDDB檢測機臺價格要高上很多，且檢測樣品數也受限于已有機臺的SMU數量。這將導致在采用現有技術的并行TDDB檢測設備進行檢測時，成本高昂且占用大量空間。

發明內容

本發明的目的在于提供一種可靠性檢測方法及裝置，以解決現有技術中檢測成本高昂，檢測結構占用空間大的問題。

為解決上述問題，本發明公開一種可靠性檢測方法，包括：

第一步驟：將多個待檢測半導體結構并聯，并對所有所述待檢測半導體結構同時施加持續增大的第一電壓，并檢測流經所有所述待檢測半導體結構的總電流，直至所述總電流按照第一預設條件發生突變；

第二步驟：對每個所述待檢測半導體結構單獨施加固定的第二電壓，并檢測流經每個所述待檢測半導體結構的子電流，并將滿足第二預設條件的所述子電流對應的所述待檢測半導體結構標記為已測半導體結構；

剔除所述已測半導體結構，并對剩余的所述待檢測半導體結構重復執行上述第一步驟到第二步驟直至所有所述待檢測半導體結構均被標記為已測半導體結構。

可選的，所述第一預設條件為：突變后的所述總電流大于等于突變前的所述總電流的1000倍。

可選的，所述第二預設條件為：流經被標記為所述已測半導體結構的所述子電流大于等于流經未被標記為已測半導體結構的所述子電流的1000倍。

可選的，第N次施加的第二電壓小于等于，所述總電流第N次按照第一預設條件發生突變時對應的所述第一電壓，其中，N大于等于1。

可選的，第N+1次施加的持續增大的所述第一電壓，從所述總電流第N次按照第一預設條件發生突變時對應的所述第一電壓開始遞增，其中，N大于等于1。

可選的，對每個所述待檢測半導體結構施加所述第二電壓的時間小于等于1s。

可選的，用于實施如上述任意一項所述的可靠性檢測方法，所述可靠性檢測裝置包括：

供電裝置，所述供電裝置給并聯的多個待檢測半導體結構供電，以對所有所述待檢測半導體結構同時施加持續增加的第一電壓，并可對每個所述待檢測半導體結構單獨施加固定的第二電壓；