[發明專利]顯示裝置及其檢測電路和檢測方法

在審

• 申請號: 202211047353.8
• 申請日: 2022-08-29
• 公開（公告）號: CN115410502A
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 謝宗哲
• 申請（專利權）人: 集創北方（珠海）科技有限公司
• 主分類號: G09G3/00
• 分類號: G09G3/00;G02F1/13;G09G3/3208;G09G3/36
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

本發明公開了一種顯示裝置及其檢測電路和檢測方法，所述顯示裝置包括具有陣列排布的多個像素單元以及驅動模塊，所述驅動模塊用于按行或列通過信號線循序輸出控制信號至所述像素單元，所述檢測電路包括邏輯輸出模塊，與所述顯示面板上的多條所述信號線相連，用于讀取每根所述信號線的控制信號，并輸出檢測信號；判斷模塊，用于接收所述檢測信號，并將所述檢測信號的邏輯電平與預設的邏輯電平進行比較，并根據比較結果判斷所述驅動模塊的工作狀態，從而可以在顯示面板畫面異常時快速準確的判別異常模塊。

技術領域

本發明涉及顯示技術領域，特別涉及一種顯示裝置及其檢測電路和檢測方法。

背景技術

在顯示領域，顯示裝置顯示畫面一般需要多個模塊協作完成，現有的顯示裝置根據發光體的不同，一般分為LCD顯示裝置和OLED顯示裝置。

LCD顯示裝置顯示畫面至少需要源極驅動(Source drive)模塊、柵極驅動(gateon array)模塊輸入相應的控制信號至像素電路；OLED顯示裝置顯示畫面至少需要源極驅動模塊、柵極驅動模塊以及發光模塊輸入相應的控制信號至像素電路。如圖1所示，柵極驅動模塊20通過柵極線連接至像素單元30的薄膜晶體管T的控制端，源極驅動模塊10通過源極線連接至薄膜晶體管T的第一導通端，在顯示裝置顯示畫面時柵極驅動模塊20會通過柵極線(gate line)循序輸出柵極控制信號至像素單元30，以按行選通像素單元30，在薄膜晶體管T為NMOS管時，柵極驅動模塊20輸出的柵極控制信號為高電平，在薄膜晶體管T為PMOS管時，柵極驅動模塊20輸出的柵極控制信號為低電平。

現有技術會將柵極驅動模塊、源極驅動模塊以及發光模塊等模塊集成于同一塊驅動芯片IC上，在顯示裝置畫面異常時，需要厘清是哪個模塊出現問題，現有的微(micro)顯示裝置并沒有辦法檢測所有的柵極線和發光線(EM line)傳輸的控制信號，只能通過抽查的方式來驗證，以分辨率4K為例，有4000條柵極線和4000條發光線，目前只能抽查前中后數根柵極線和發光線傳輸的控制信號，當畫面出現異常時，無法有效厘清是哪個模塊出現了問題，因此有待提出一種新的技術方案以解決上述問題。

發明內容

鑒于上述問題，本發明的目的在于提供一種顯示裝置及其檢測電路和檢測方法，從而可以在顯示面板畫面異常時快速準確的判別異常模塊。

根據本發明的一方面，提供一種顯示裝置的檢測電路，所述顯示裝置包括具有陣列排布的多個像素單元以及驅動模塊，所述驅動模塊用于按行或列通過信號線循序輸出控制信號至所述像素單元，所述檢測電路包括：邏輯輸出模塊，與所述顯示面板上的多根所述信號線相連，用于讀取每根所述信號線的控制信號，并輸出檢測信號；判斷模塊，用于接收所述檢測信號，并將所述檢測信號的邏輯電平與預設的邏輯電平進行比較，并根據比較結果判斷所述驅動模塊的工作狀態。

可選地，所述判斷模塊設置為當所述檢測信號的邏輯電平與所述預設的邏輯電平完全相同時，判定所述驅動模塊工作正常。

可選地，所述判斷模塊設置為當所述檢測信號的邏輯電平與所述預設的邏輯電平不相同時，根據所述檢測信號的邏輯電平與所述預設的邏輯電平不同的時間與預設時間的倍數關系確定出現異常的信號線。

可選地，所述預設時間為所述驅動模塊輸出所述控制信號至每根所述信號線的時間。

可選地，所述邏輯輸出模塊包括：級聯的多個或門電路，每個或門電路包括多個輸入端，所述多個或門電路中的第一個的多個輸入端分別與對應的信號線相連，所述多個或門電路中除第一個的其他或門電路的多個輸入端中的一個與前一個或門電路的輸出端連接，其余的輸入端與對應的信號線相連，所述多個或門電路中的最后一個的輸出端用于輸出所述檢測信號。

可選地，所述驅動模塊為柵極驅動模塊，所述柵極驅動模塊用于按行通過柵極線循序輸出柵極控制信號至所述像素單元的開關晶體管的控制端。