[發明專利]半導體器件及其制造方法

在審

• 申請號: 202211041935.5
• 申請日: 2022-08-29
• 公開（公告）號: CN115483265A
• 公開（公告）日: 2022-12-16
• 發明（設計）人: 郭欣;吳晶;趙學峰;肖金平;楊彥濤;郭廣興;江永兵
• 申請（專利權）人: 杭州士蘭集成電路有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 岳丹丹

公開了一種半導體器件及其制造方法，該半導體器件包括：碳化硅襯底，所述碳化硅襯底具有第一摻雜類型；位于碳化硅襯底上的外延層，所述外延層具有第一摻雜類型；位于所述外延層中的摻雜柱區，所述摻雜柱區具有第二摻雜類型，所述第一摻雜類型和所述第二摻雜類型相反；其中，所述摻雜柱區通過沿選定的晶向方向進行隧道式離子注入形成，選定的晶向方向為[11?20]、[11?23]和[0001]晶向方向中的任一晶向方向。本申請的半導體器件在保證較高擊穿電壓同時，又保證了較小的正向導通電阻，同時外延層的摻雜濃度提高可以改善正向導通電阻的溫度系數，更加有利于半導體器件在高溫環境下的可靠性和參數性能。

技術領域

本發明屬于半導體器件技術領域，更具體地，涉及一種半導體器件及其制造方法。

背景技術

以往，用作功率器件的半導體器件中，主要使用硅(Si)作為半導體材料，但是作為寬帶隙半導體的碳化硅(SiC)與硅相比，其具有3倍導熱度、10倍最大電場強度的優勢。因此，碳化硅半導體器件是一種絕緣擊穿電壓較高、能夠以低損耗和/或低漏電流進行高溫動作的功率器件。

現有的碳化硅半導體器件主要包括平面型(Planar)和溝槽型(Trench)。對于高壓半導體器件，雖然擊穿電壓與正向導通電阻有相反的關系，即擊穿電壓高，正向導通電阻小；擊穿電壓低，正向導通電阻大。但是平面型的半導體器件受到外延層電阻率的影響，其正向導通電阻很難做到很小，必須通過增大芯片面積來降低正向導通電阻。溝槽型的半導體器件雖然可以有效地降低正向導通電阻，并且具有較大的電流處理能力，但是溝槽型的半導體器件制作過程比較復雜、加工難度較大。

發明內容

本發明的目的在于提供一種半導體器件及其制造方法，在保證較高擊穿電壓同時，又保證了較小的正向導通電阻，同時外延層的摻雜濃度提高可以改善正向導通電阻的溫度系數，更加有利于半導體器件在高溫環境下的可靠性和參數性能。

根據本發明的一方面，提供一種半導體器件，包括：碳化硅襯底，所述碳化硅襯底具有第一摻雜類型；外延層，位于所述碳化硅襯底上，所述外延層具有第一摻雜類型；摻雜柱區，位于所述外延層中，所述摻雜柱區具有第二摻雜類型，所述第一摻雜類型和所述第二摻雜類型相反；其中，所述摻雜柱區通過沿選定的晶向方向進行隧道式離子注入形成，所述選定的晶向方向為[11-20]、[11-23]和[0001]晶向方向中的任一晶向方向。

優選地，所述摻雜柱區的載流子濃度與所述摻雜柱區圍繞的外延層的載流子濃度相等。

優選地，所述摻雜柱區與所述外延層的表面垂直。

優選地，所述碳化硅襯底的表面與選定的晶面呈第一角度，所述離子注入方向與所述碳化硅襯底的表面呈第二角度，所述第一角度和所述第二角度互余，其中，所述選定的晶面為(11-20)、(11-23)和(0001)晶面中的任一晶面，所述選定的晶面與所述選定的晶向方向垂直。

優選地，所述外延層包括從下至上依次堆疊的緩沖層、第一外延層和第二外延層，所述第一外延層和所述第二外延層的摻雜濃度依次增大。

優選地，所述摻雜柱區位于所述第二外延層中，所述摻雜柱區的載流子濃度與所述摻雜柱區圍繞的第二外延層的載流子濃度相等。

優選地，所述摻雜柱區的結深為2～8μm。

優選地，所述摻雜柱區的結深與所述第二外延層的厚度相等。

優選地，所述半導體器件還包括：歐姆接觸區，位于所述摻雜柱區內，所述歐姆接觸區具有第二摻雜類型；源區，位于所述摻雜柱區內，所述源區具有第一摻雜類型；其中，所述歐姆接觸區和源區彼此接觸。

優選地，所述歐姆接觸區位于所述摻雜柱區中遠離JFET區域的一側，源區位于所述摻雜柱區中靠近所述JFET區域的一側；其中，所述JFET區域為摻雜柱區圍繞的外延層。